用于三维叠层芯片的磁耦合谐振无线供电系统及其控制方法
【技术领域】
[0001]本发明属于集成电路设计与封装领域，具体涉及一种用于三维叠层芯片的磁耦合谐振无线供电系统及其控制方法。
【背景技术】
[0002]集成电路生产工艺以及集成电路设计技术的发展使得人们可以在同一块芯片上实现更多的功能，甚至集成整个系统，即系统级芯片(system-on-chip, SoC)。近年来，对系统芯片性能的要求飞速增加，再加上随着系统越来越复杂，使得系统芯片的设计成本越来越高，设计周期越来越长。上述原因促使三维叠层芯片得到关注和研宄。三维叠层芯片(3D stacked ICs)，即将芯片(die)通过物理和化学的方法磨薄并一个一个堆叠在一个封装(package)中。通常芯片间的距离约为几十微米。同时，对封装提出了新的挑战。基于金属线压焊的传统封装既复杂，又会影响芯片的性能，相比较之下，芯片间的无线互联有很大的成本优势。
[0003]非辐射性磁耦合谐振作为新型无线供电技术，通过使两个相同频率的谐振物体产生很强的相互耦合，而对周围非谐振频率的接受端只有较弱的耦合。磁耦合谐振系统包括发射谐振线圈、次级接收谐振线圈和负载。
[0004]MIT的Marin Soljacic助理教授是该系统的发明者，其MIT研宄小组演示了无线供电，他们从2米的距离成功地点亮了 60W灯泡。磁耦合谐振技术可实现中距离(mid-range)的能量传输，而不需要增强磁场强度，在目前广泛使用的传统的电磁感应型的非接触供电方式中，供电源和作为电力接收侧的供电目标需要共用磁通量。因此，为了有效地传输电力，需要将供电源和供电目标设置得彼此非常接近，同时耦合的对准也很重要，且传输距离只能通过增强磁场强度来增加。同时磁谐振耦合系统另一个重要优点就是可以穿透各种不同非金属障碍物，而且对系统的能量传输效率、功率等指标没有影响。
[0005]当磁耦合谐振技术应用在集成电路无线供电领域时，由于是片上集成电感，电感量和寄生电容的电容量难以准确控制，使得难以实现磁耦合谐振系统要求的原边电感量与谐振电容的电容量的乘积等于副边的接收电感的电感量与接收电感的寄生电容量的乘积。进而导致整个无线供电系统的效率较低，且电感占用的芯片面积大。
【发明内容】
[0006]本发明所要解决的技术问题是针对【背景技术】中涉及的用于三维叠层芯片(3Dstacked ICs)领域的无线供电系统的性能和占用的芯片面积的要求，提出用于三维叠层芯片的磁耦合谐振无线供电系统及其控制方法。
[0007]本发明为解决上述技术问题采用以下技术方案:
一种用于三维叠层芯片的磁耦合谐振无线供电系统包括电源、频率倍增电路、谐振补偿电容，发射电感、接受电感、整流及滤波电路和负载，所述发射电感的同名端与频率倍增电路的一端连接，发射电感的异名端与谐振补偿电容的一端连接，所述谐振补偿电容另一端与频率倍增电路连接，频率倍增电路另外的三端分别与控制信号、电源的正极、电源的负极连接；所述接收电感的同名端与发射电感的同名端同向；接收电感两端接入整流滤波电路的输入端，整流滤波电路的输出端与负载相连；所述的频率倍增电路包括2*N个PMOS管和2*N个NMOS管，其中N个PMOS管并联后一端与电源正极相连，另一端与谐振补偿电容相连#个PMOS管并联后一端与电源正极相连，另一端与发射电感同名端相连办个NMOS管并联后一端与谐振补偿电容相连，另一端与电源负极相连；N个NMOS管并联后一端与发射电感同名端相连，另一端与电源负极相连。
[0008]优选的，所述的磁耦合谐振无线供电系统还包括与频率倍增电路相连的控制信号发生电路。
[0009]所述磁耦合谐振无线供电系统的控制方法是:
控制信号由片外提供；母芯片上的频率倍增电路接收由片外输入的控制信号，将电源的电能通过原边电路转换成正弦波电流传递到副边电路，且正弦波电流频率为控制信号的N倍，N为频率倍增电路的倍频倍数，N为自然数，N>0 ;所述整流滤波电路将磁耦合谐振电路传递的正弦波电流整流为正弦半波电流，再经滤波后获得直流电压提供给子芯片作为负载的供电电压。
[0010]通过所述的谐振补偿电容使整个无线供电系统工作在谐振状态，使得接收电感和其自身的寄生电容的自谐振频率并不需要在系统工作频率附近，进而提高无线供电的功率和效率。
[0011]系统工作频率f2=N*f\，其中是控制信号频率，N是频率倍增倍数，N是自然数，N〉。。
[0012]为获得系统工作频率f2，频率均为f I的控制信号Ai，Bi, Ei, Di的设计方法如下，其中i=l,2,…，N:首先，使得晶体管Mai与Mei导通I/(2*f2)时间，电流从Mai流过Cl、LI流向Mei;然后，晶体管Mbi与M D1导通l/(2*f 2)时间，电流从Mbi流过L1、Cl流向MD1，LI与Cl上的电流已换向；接着，晶体管Ma2与Me2导通l/(2*f 2)时间，电流从Ma2流过Cl、LI流向Me2;然后，晶体管Mb2与M D2导通l/(2*f 2)时间，电流从Mb2流过LUCl流向Md2;同理使各组PMOS管和NMOS管导通，最后是晶体管Mita与M En导通I/ (2*f 2)时间，接着是MBn与M加导通l/(2*f2)时间;接着又是晶体管Mai与Mei导通l/(2*f2)时间，晶体管Mbi与Mdi导通I/(2*f2)时间，如此循环，则应有 l/fl=(l/(2*f2))*4，所以 f2=2*f10
[0013]本发明采用以上技术方案与现有技术相比，具有以下技术效果:
本发明的磁耦合谐振无线供电系统采用高频传输电能，大大减小了发射和接收电感所占用的芯片面积。
【附图说明】
[0014]图1为一种用于三维叠层芯片的磁耦合谐振无线供电系统结构示意图。
[0015]图2为频率倍增电路示意图(N=2)。
[0016]图3为频率倍增电路控制信号波形图(N=2)。
【具体实施方式】
[0017]下面结合附图对本发明的技术方案做进一步的详细说明:
如图1所示，一种用于三维叠层芯片的磁耦合谐振无线供电系统包括电源、频率倍增电路、谐振补偿电容，发射电感、接受电感、整流及滤波电路和负载，所述发射电感的同名端与频率倍增电路的一端连接，发射电感的异名端与谐振补偿电容的一端连接，所述谐振补偿电容另一端与频率倍增电路连接，频率倍增电路另外的三端分别与控制信号、电源的正极、电源的负极连接；所述接收电感的同名端与发射电感的同名端同向；接收电感两端接入整流滤波电路的输入端，整流滤波电路的输出端与负载相连；所述的频率倍增电路包括2*N个PMOS管和2*N个NMOS管，其