一种基于相位补偿原理的宽频带附加次同步阻尼控制器的设计方法
【技术领域】
[0001] 本发明属于频率提取及控制器优化设计领域。具体涉及利用锁相环对频率提取及 采取频域校正对控制器主函数进行设计的方法。 技术背景
[0002] 次同步阻尼控制器（SSDC)作为附加设备安装在高压直流输电系统（HVDC)整流侧 定电流环节上，采取HVDC整流侧交流母线电压作为输入信号，需要对次同步振荡发生时母 线电压中次同步信号进行提取，并对其进行数学处理，输出相应补偿分量，从而达到对次同 步振荡的抑制作用。同时，由于HVDC交流侧与直流侧电气量频率互补，SSDC同样需完成输 入输出信号相应频率转换。
[0003] 实际工程表明即使在严重次同步振荡发生时，HVDC整流侧交流母线中次同步分量 仍远小于基频分量与其他分量，故次同步频率大小计算及提取成为SSDC设计关键环节。基 于锁相环（PLL)的提取方法，较于傅立叶算法（DFT)、去调制法等频率计算方法，虽然计算 精度较低，但它可实现在信号提取的同时完成频率转换，同时可以在避免滤波器带来的干 扰的同时达到对信号提取较好的效果，这是DFT、去调制等方法所达不到的。同时，基于PLL 的提取方法具有较强的可实现性，能够很好的实现次同步频率信号的提取。
[0004] SSDC同样需要对提取的频率信号进行数学处理，现有方法多采取各种线性优化随 机算法对传递函数进行设计，然而HVDC系统作为非线性元件，具有较强的非线性，采取优 化算法等解析法对传递函数进行设计是否适用于非线性系统仍存在较大争议，不利于SSDC 对次同步振荡进行有效抑制。本申请采取简单的频域校正法对传递函数进行设计，基于相 位补偿原理，对次同步频率信号进行进一步处理，使SSDC最终输出目标次同步补偿分量， 从而达到对次同步振荡的抑制作用。
【发明内容】
[0005] 为解决现有实际工程中SSDC控制系统无法启动而无法提供保护的问题，本申请 公开了一种基于相位补偿原理的宽频带附加次同步阻尼控制器的设计方法。
[0006] -种基于相位补偿原理的宽频带附加次同步阻尼控制器的设计方法，其特征在 于，所述方法包括以下步骤：
[0007] -种基于相位补偿原理的宽频带附加次同步阻尼控制器的设计方法，其特征在 于，所述方法包括以下步骤：
[0008] (1)采用锁相环PLL对高压直流输电系统HVDC整流侧的交流母线电压进行锁相， 输出锁相角+炉m:;
[0009] 其中，为工频50Hz，奶ax为锁相环输出相位，母线电压经过锁相环后的输出电 压信号为：
[0010]
[0011] 其中，IU为锁相环输出电压，COi为母线电压的实际频率，％%为母线电压的实际初 相位；
[0012] 锁相环输出电压角频率包含（《。-(^)分量，即次同步信息；高压直流输电系 统稳态时，0Pa= 9 其中0 1为HVDC整流侧的母线电压的相位；当直流输电系 统发生了次同步振荡时，输出电压信号的频率偏差为：m-科，次同步振荡越剧 烈，频率偏差越大；
[0013] (2)当根据步骤⑴判断高压直流输电系统发生了次同步振荡时，将次同步频率 信号输入至次同步阻尼控制器，次同步阻尼控制器对该信号进行相位补偿和幅值放大后又 将其输出叠加到高压直流输电系统整流侧定电流控制系统；采用测试信号法求取次同步阻 尼控制器输出信号的相位，在整流侧定电流控制器施加扰动信号，当HVDC整流侧的母线电 压信号经过频率转换后，输出相同模态频率的输出信号，直接对比输入小信号即所施加的 扰动信号与母线电压的输出信号的相位差求取最佳补偿相位，次同步阻尼控制器对整流侧 交流母线电压q轴分量Uq移相，使之与扰动信号反相位；
[0014] (3)设计次同步阻尼控制器的传递函数设计，传递函数为：
[0015]
[0016] 次同步阻尼控制器在高频段即大于50Hz的频段的传递函数斜率小于-90dB/dec， 用以抑制高频噪声；在目标频率段即l〇Hz-50Hz之间，传递函数的幅值保持一致，即在目标 频率段，在多个对应频率处传递函数的幅值相同；在低频段即低于10Hz的片段，斜率达到 40dB/dec，用于阻断低于次同步模态频率的低频信号；
[0017] (4)利用步骤（3)设计的次同步阻尼控制器传递函数，在实际的高压直流输电系 统系统中进行抑制效果仿真验证。
[0018] 本发明具有以下有益技术效果：
[0019] 采用PLL提取方法提取母线电压信号，得到电压频率偏差信号，能够在信号提取 的同时完成频率转换，在避免干扰的同时达到对信号提取较好的效果，提取的信号能够反 映系统的状态；应用频域校正法对传递函数进行设计，应用测试信号法求取母线电压信号 与输出信号相位差进而求得最佳补偿相位，避免难以直接获得A?和AI；的相位的问题； 合理的选择带宽，达到排除噪音的目的，实现对次同步频段信号的有效提取；按照所述方法 对典型实际系统进行中SSDC进行控制器设计，并进行仿真验证，取得了预期效果，所述方 法能够应用与工程实际。
【附图说明】
[0020] 图1是本申请基于相位补偿原理的宽频带附加次同步阻尼控制器的设计方法流 程图；
[0021] 图2是采用锁相环PLL对母线电压频率偏移量提取原理示意图；
[0022] 图3是典型交直流外送系统结构示意图；图4是次同步阻尼控制器SSDC结构示意 图；
[0023] 图5是SSDC的幅频、相频特性示意图；
[0024] 图6是SSDC不投入时，系统中出现扰动后，乙厂一期、乙厂二期以及甲厂模态一、 模态二波形图；
[0025] 图7是SSDC投入时，系统中出现扰动后，乙厂一期、乙厂二期以及甲厂模态一、模 态二波形图。
【具体实施方式】
[0026] 下面结合说明书附图以及具体实施例对本发明的技术方案做进一步详细介绍。
[0027] 如附图1所示为本申请公开的基于相位补偿原理的宽频带附加次同步阻尼控制 器的设计方法流程图，所述设计方法包括以下步骤：
[0028] (1)采用PLL信号提取方法继信号提取环节的设计
[0029] 如图2所示，基于PLL的次同步频率信号提取结构主要由两部分构成，第一部分为 通过PLL对HVDC整流侧交流母线电压进行锁相，得到电压相角0。，此部分主要完成对母线 电压信号中次同步频信号的提取；第二部分以0。为dq变换角进行abc-dq变换，最终取Uq 作为输出信号，此部分主要完成对所提取次同步信号频率的转换，具体过程如下所示。
[0030] HVDC整流侧母线电压可设为正弦量如下式：
[0031]
(1)
[0032] 上式中比、分别为整流侧交流母线电压幅值与频率，其中稳态时0 :为工频 50Hz。
[0033] 次同步振荡发生时，由于存在次同步分量，母线电压频率偏离工频，此时母线电压 中频率偏移量则能反映次同步分量大小。由于频率偏差信号中包含次同步信息；能够正确 反映系统的状态，频率偏移量能够正确的反应系统中次同步分量的大小，次同步问题越严 重，频率偏差越大，从而使得SSDC根据次同步振荡的严重程度来进行抑制，易于控制。本方 法基于锁相环PLL对母线电压频率偏移量进行计算并提取，从而输出至下一环节。
[0034] 采用锁相环PLL对高压直流输电系统HVDC整流侧的母线电压进行锁相，输出 为工频50Hz，朽*￡,为锁相环输出相位，由PLL工作原理可知，稳态时， 测量相位与实际相位之间满足关系9Pa= 9 发生故障时，9n辛9i，但由于次同步分 量通常较小，故可近似认为QPLx~9 1。
[0035] 最终输出信号为
[0036]
(2)
[0037] 从表达式可以看出，首先，式中包含分量，包含次同步信息；其次，此过 程也完成了AC-DC的频率转换；由PLL工作原理可知，稳态时0Pa= 0 故障 时0i，根据数学关系