一种基于常规采样goose跳闸模式的采样实现方法及装置的制造方法
【技术领域】
[0001] 本发明属于电力系统继电保护技术领域，具体涉及一种基于常规采样GOOSE跳闸 模式的采样实现方法及装置。
【背景技术】
[0002] 随着智能变电站中电子互感器、采集器回路、合并单元回路中出现的由于数字采 样问题带来的保护误动情况的增加，以及SV数字采样回路问题难定位分析等原因，劣势明 显大于常规采样。
[0003] 如中国专利《一种保护测控集成装置和保护测控方法》（申请号为： 201410667282. 0)公开了一种保护测控集成装置，包括MMI插件、NPI插件、保护CPU、测控 CPU及I/O插件，其中，NPI插件用于接收来自合并单元的采样数据和GOOSE信息，可见，该 保护装置用于逻辑判别的采样数据来自于合并单元，故也存在由于数字采样问题带来的保 护误动情况。
[0004] 另外，常规采样G00SE跳闸模式的机箱采样的是单保护CPU运算模式，保护采样回 路的可靠性不靠，容易产生保护误动。
【发明内容】
[0005] 本发明提供了一种基于常规采样G00SE跳闸模式的采样实现方法及装置，以解决 现有的保护装置采用电子互感器、采集器回路、合并单元回路数字采样的数据进行逻辑判 断时，由于采样数据不可靠而引起的保护误动问题。
[0006] 为解决上述技术问题，本发明的基于常规采样G00SE跳闸模式的采样实现方法包 括：
[0007] 1)主NPI插件的CPU接收到秒脉冲后，向主NPI插件的FPGA发送固定间隔的采样 脉冲产生时刻与发送使能位；
[0008] 2)主NPI插件的FPGA检测到发送使能位后，判断NPI插件的FPGA内部定时器时 间是否大于或等于采样脉冲产生时刻，若大于或等于，向采集插件的FPGA产生一个采样脉 冲，同时清零发送使能位；
[0009] 3)采集插件收到主NPI插件的采样脉冲后，进行A/D采样，并将采样数据打包发送 给主NPI插件；
[0010] 4)当主NPI插件的FPGA检测到所有A/D采样完成，向主NPI插件的CPU单元发送 采样完成标识，并将数据包传给保护CPU插件，用于逻辑判别。
[0011]当模拟量采集回路较多时，设置从NPI插件，主、从NPI插件的CPU同时接收秒脉 冲，按照步骤1)~3)进行A/D采样，当主/从NPI插件的FPGA检测到所有A/D采样完成， 向主/从NPI插件的CPU单元发送采样完成标识，并将数据包缓存，等待从/主NPI插件数 据采样同步后，一起传输给保护CPU插件，用于逻辑判别。
[0012] 当进行A/D米样时，米用双A/D米样。
[0013] 通过插件组装能够兼容SV数字采样。
[0014] 所述主NPI插件的CPU接收到的IPPS脉冲是由保护CPU乍见本身的时钟晶振源 产生，或者由外部电B码时钟源提供。
[0015] 所述步骤1)中固定间隔为0· 833s。
[0016] 本发明的基于常规采样GOOSE跳闸模式的采样装置包括:MMI插件、保护CPU插件 和主NPI插件，该装置还包括采集插件。
[0017] 该装置还包括脉冲扩展插件，所述脉冲扩展插件为光电转换模块。
[0018] 对于每一个采集通道，所述采集插件上对应设置有两个A/D采样器。
[0019] 本发明的基于常规采样GOOSE跳闸模式的采样实现方法中主NPI插件的CPU接收 到秒脉冲后，以固定间隔向主NPI插件的FPGA单元发送需要产生采样脉冲的时刻，当采集 插件的FPGA收到主NPI的FPGA发出的采样脉冲，快速驱动AD芯片所有模拟量通道的采 样，并打包通过串行总线将数据发送给主NPI，主NPI的FPGA在检测到所有数据采样完成 后，向CPU单元发送采样完成标志，并透传所有的数据包到保护CPU。该方法能够采样模拟 数据，用于逻辑判别，相较于现有的电子互感器、采集器回路、合并单元回路数字采样方法， 减少了保护误动情况的发生。
[0020] 本发明的方法通过双AD采样的校核提高了同源数据采样的可靠性，避免了由于 采样回路异常引起的保护误动。
【附图说明】
[0021] 图1是常规米样GOOSE跳丨U主机箱整体米样回路图；
[0022] 图2是基于常规采样G00SE跳闸模式的采样实现方法的流程图；
[0023] 图3是常规采样G00SE跳闸子机箱采样回路图；
[0024] 图4是NPI插件采样脉冲产生原理图。
【具体实施方式】
[0025] 下面结合附图，对本发明的技术方案作进一步详细说明。
[0026] 基于常规采样G00SE跳闸模式的采样实现方法实施例
[0027] 本实施例的基于常规采样G00SE跳闸模式的采样实现方法被应用到常规采样 G00SE跳闸的高压继电保护装置中，通过保护CPU发IPPS脉冲来控制NPI实现采集插件的 模拟采样，另外双AD回路采样也提高采样的可靠性，主机箱采样回路如图1所示。
[0028] 如图2所示，本实施例的基于常规采样G00SE跳闸模式的采样实现方法的实施步 骤如下：
[0029] 1)主NPI插件的CPU接收到秒脉冲后，向主NPI插件的FPGA发送固定间隔的采样 脉冲产生时刻与发送使能位；
[0030] 2)主NPI插件的FPGA检测到发送使能位后，判断NPI插件的FPGA内部定时器时 间是否大于或等于采样脉冲产生时刻，若大于或等于，向采集插件的FPGA产生一个采样脉 冲，同时清零发送使能位；
[0031] 3)采集插件收到主NPI插件的采样脉冲后，进行A/D采样，并将采样数据打包发送 给主NPI插件；
[0032] 4)当主NPI插件的FPGA检测到所有A/D采样完成，向主NPI插件的CPU单元发送 采样完成标识，并将数据包传给保护CPU插件，用于逻辑判别。
[0033] 本实施例的IPPS秒脉冲发生源可由外部电B码时钟源提供，也可以由保护CPU插 件本身的时钟晶振源提供，下面以保护CPU插件本身的时钟晶振源作为IPPS秒脉冲发生源 来详细阐述上述步骤：
[0034] 对于步骤（1)，主机箱通过装置背板以太网直接将IPPS脉冲由保护CPU的FPGA传 送给主NPI插件的CPU单元，主NPI的CPU单元收到IPPS脉冲的时间戳后，先记录IPPS脉 冲的时间戳，然后控制CPU单元向主NPI的FPGA发送固定间隔为0. 833ms的采样脉冲产生 时刻与发送使能位；作为其他实施方式，可根据实际需要选择其他时间间隔作为固定间隔。
[0035] 对于步骤（2)，当主NPI的FPGA检测到采样脉冲使能位后，启动判别，当FPGA内部 定时器时间大于等于采样脉冲产生时刻