1和Q3同步地阻断，从而对应的整流路径A和D将输出路径DC1和DC2与输入路径AC1和AC2隔离。相反地，包括晶体管Q5、Q7、Q2和Q4的整流路径B和C处于欧姆导通状态从而输出路径DC1和DC2仅在小的电压损失的情况下被切换到路径AC1和AC2。
[0023]当交流电压源V提供具有在输入线AC1上的负极性以及在输入线AC2上的正极性的电压时，晶体管Q2、Q4、Q5和Q7 (并且因而对应的整流路径B和C)处于阻断状态，而晶体管Ql、Q3、Q6和Q8 (并且因而对应的整流路径A和D)处于欧姆导通状态。
[0024]在图1中示出的全波整流器BRB 1中，每个晶体管的漏极_源极电压直接控制另一晶体管的栅极。因此，如果常开晶体管Q3、Q4、Q7和Q8的栅极以高度地进行阻断的栅极氧化物为特征，则在此使用的所有晶体管可以是低电压晶体管(即，具有10和200 V之间的标称电压的晶体管)。例如，通过将电压峰和对应的电流峰传递到中间级电容器用于衰减，从而电源应用中的全波整流器具有约800V的阻断能力以避免由于峰电压所致的严重的损害，峰电压可能例如发生在230 V/50 Hz电力网中。为了实现必要的阻断能力，晶体管Q1、Q3、Q5和Q7可以以非对称的阻断能力为特征。例如，晶体管Q1和Q5可以具有30和200V之间的标称阻断电压，而晶体管Q3和Q7的每个能够承受约800 V的差分电压。例如，借助于具有700— 800 V的阻断电压的晶体管或者通过大量具有更低阻断电压能力的常开晶体管的串联连接，能够实现常开晶体管的更高的反转电压。
[0025]图2是描绘利用约70V的交流输入电压来操作的图1中示出的整流器的模拟结果的示图。图2的顶部部分详细示出在被链接到同一输入路径AC1或AC2的整流路径A、C或B、D处的随时间经过的电压，由此在图2的表示中为了该善的可见性(presentability)起见，将阻断电压剪断(clip off)。图2的底部部分示出在负载L处的随时间经过的被全波整流的电压。应当注意的是，在输入电压的信号跨过(signal crossing)时，在输入电压足够高以将晶体管Q2和Q6切换到具有低电压下降的欧姆导电状态之前，晶体管Q6(路径C和D)或Q2(路径A和B)的体二极管最初是激活的。因为流过相应的体二极管的电流，略微增加的电力损失可能会暂时地发生。通过对常关晶体管的起始电压的选择，损失能够被最小化。然而，在大多数电源应用中，使用使得电流能够在AC输入线上流动的功率因数校正。该电流也是正弦的并且与正弦AC线电压同相，从而在AC线电压的过零(zero crossing)期间和接近于AC线电压的过零时流过全波整流器的线电流也低。即使当在短时间段内电流流过体二极管时，这仍有助于使损失最小化。在形成用于图2中示出的示图的基础的整流器中没有应用这样的最小化。
[0026]图3描绘基于在图1中示出的整流器电路BRB1的替换的整流器电路BRB2。与整流器电路BRB1对比，整流器电路BRB2中的晶体管Q5和Q6的栅极线未被连接到晶体管Q1和Q2的漏极线，而是分别经由耦合网络CN1和CN2而被耦合到输入路径AC2和输入路径AC1。耦合网络CN1和CN2被配置为对被供给到栅极线的信号进行处理从而在某个延迟时间之后执行晶体管Q5和Q6的开关操作。用于开启的延迟时间和用于关闭的延迟时间可以是不同的。例如，用于关闭的延迟时间可以比用于开启的延迟时间更短。
[0027]耦合网络CN1和CN1可以是同样的，并且包括电阻器RCN1，电阻器RCN1与二极管DCN1串联连接，二极管DCN1用于开启相应的常关ρ沟道场效应晶体管Q6、Q5。电阻器RCN2和电容器CCN1的可选串联连接可以形成用于电阻器RCN1的、依赖于频率的旁路以便加速相应的常关ρ沟道场效应晶体管Q6、Q5的接通。电阻器RCN2和电容器CCN1的串联连接可以被用于在不减少电阻器RCN1的电阻的情况下减少常关ρ沟道晶体管Q5的接通延迟并且因此尤其在输入路径AC1和AC2之间的更高电压处不引起更高的控制损失。耦合网络CN1和CN2可以进一步包括与二极管DCN2串联连接的电阻器RCN3以用于关断相应的常关ρ沟道场效应晶体管Q6、Q5。电阻器RCN4和电容器CCN2的可选串联连接可以形成用于电阻器RCN3的依赖于频率的旁路以便加速相应的常关ρ沟道场效应晶体管Q5、Q6的关断。例如可以利用与常关P沟道场效应晶体管Q5、Q6的相应源极线耦合的反串联连接的齐纳二极管或雪崩二极管(在各图中未示出)来使常关P沟道场效应晶体管Q5、Q6的栅极线受保护以免遭受过电压。
[0028]当交流电压源V提供具有在输入线AC1上的正极性并且在输入线AC2上的负极性的电压时，晶体管Q5的源极处(S卩，在输出路径DC2中)的电势在理论上与输入路径AC1中的电势相比更为负地多出近似体二极管D5和D7的正向电压之和。由于晶体管Q5是常关晶体管，因而电势的实际差可以近似地是与体二极管D5的正向电压相同的值。
[0029]输入路径AC2和输入路径AC1之间发生的电压在该情况下是负的，并且经由耦合网络CN1而被应用到常关ρ沟道晶体管Q5的栅极-源极路径。由于因为导通的体二极管D5所以晶体管Q5的源极线与晶体管Q5的漏极相比仅略微为负，因此耦合网络CN2能够经由二极管DCN1和电阻器RCN1将晶体管Q5的栅极放电到甚至更负的值。因此，将使得晶体管Q5处于导通状态，并且由晶体管Q5的导通的漏极-源极-路径来桥接体二极管D5。由于由晶体管Q5的漏极-源极电压来对常开晶体管Q7的栅极源极电压进行供给，因此晶体管Q7也将处于导通状态，并且将由晶体管Q7来桥接体二极管D7。
[0030]在该操作条件下，耦合网络CN2经由二极管DCN2和电阻器RCN3将输入路径AC1的正电压应用到常关P沟道晶体管Q6的栅极线，造成晶体管Q6的栅极源极电压。晶体管Q6的栅极线比晶体管Q6的(负)阈值电压更为正，从而晶体管Q6处于阻断状态。具有电阻器RCN4和电容器CCN2的串联连接的可选旁路可以被用于在没有减少电阻器RCN3的电阻的必要的情况下减少晶体管Q6的关断延迟并且因此例如在输入端子AC1和AC2之间的更高电压处不引起更高的控制损失。
[0031]输入路径AC1和AC2之间的电压与常开η沟道晶体管Q8的漏极线和常关ρ沟道晶体管Q6的漏极线之间的电压近似相同。在该操作状态下，晶体管Q6和晶体管Q8两者均阻断并且因此在它们的漏极线之间的节点处划分第一输入路径AC1和第一输出路径DC1之间的电压。经由第二输出路径DC2和输入路径AC1而流过负载L的电流可以引起输出路径DC2和输入路径AC1之间的电压下降，该电压下降是由体二极管D5和D7与展现欧姆行为的晶体管Q5和Q7的沟道的并联连接来限定的。
[0032]图5是在图1和图3中示出的全波整流器的简化的等价电路图。交流电压源V经由具有二极管Da、Db、Dc和Dd的二极管桥而被连接到负载L。二极管Da、Db、Dc和Dd可以表示晶体管Q1-Q8的体二极管D1-D8。二极管Da、Db、Dc和Dd中的每个包括旁路开关Sa、Sb.Sc或Sd，由此由具有晶体管Q1-Q8的对应级联电路形成开关Sa、Sb、Sc或Sd。换言之，二极管Da、Db、Dc和Dd中的每个可以是单个二极管、或者至少两个二极管或体二极管的串联连接。另外，开关Sa、Sb、Sc和Sd的每个可以被实现为单个开关或至少两个开关的串联连接。相应地，每个整流路径A、B、C和D包括开关Sa、Sb、Sc或Sd和二极管Da、Db、Dc或Dd的并联连接。例如，开关Sa、Sb、Sc和Sd以及因此对应的整流路径A、B、C和D可以在输入电压的一个半波期间将输入路径AC1连接到输出路径DC1并且将输入路径AC2连接到输出路径DC2，并且它们可以在输入电压的另一半波期间将输入路径AC1连接到输出路径DC2并且将输入路径AC2连接到输出路径DC1。
[0033]图6描绘基于在图3中示出的桥式整流器BRB2的具有附加的辅助输出路径AUX的示例性桥式整流器。由辅助电压电路利用辅助输出电压对辅助输出路径AUX进行供给，在本示例中，辅助电压电路包括作为整流器元件的两个二极管DA1和DA2。二极管DA1被连接在辅助输出路径AUX和辅助输出节点AN1之间，辅助输出节点AN1被连接到晶体管Q2的漏极线和晶体管Q1的栅极线。二极管DA2被连接在辅助输出路径AUX和辅助输出节点AN2之间，辅助输出节点AN2被连接到晶体管Q1的漏极线和晶体管Q2的栅极线。只要辅助输出路径AUX处的电压比辅助输出节点AN1或辅助输出节点AN2处的电压更低，对应的二极管DA1、DA2就处于正向操作并且只要对应的常开晶体管Q3、Q4处于导通模式中就可以导通电流。
[0034]图7示出随时间经过的与地G相关的输入路径AC1和AC2处的电压。如在许多AC电网中那样，这些输入电压可以示出正弦特性。在该示例中假设电容器C在开始(电压AUX=0V)不被充电，输入路径AC1处的上升的电压致使电流流过二极管DA1，直到辅助输出节点AN1处的电压达到常开晶体管Q3的源极和栅极之间的夹断电压为止并且因此使得常开晶体管Q3进入阻塞状态，从而电流停止流过二极管DA1。当输入路径AC1处的电压下降得低于常开晶体管Q3的夹断电压时，晶体管Q3将再次处于导通状态中并且再次地电流将流过二极管DA1，直到输入路径AC1处的电压落到辅助输出路径AUX处的电压以下并且使得二极管DA1进入阻断模式为止。随后，输入路径AC2处的电压上升。当输入路径AC2处的电压达到辅助输出路径AUX的电压时，二极管DA2处于导通状态并且电流流动，直到输入路径AC2处的电压达到常开晶体管Q4的夹断电压为止。提供辅助电压的电路还能够被配置为提供