一种适用于分布式电源并网的综合监测管理终端的制作方法
【技术领域】
[0001]本实用新型涉及一种管理终端，尤其是一种适用于分布式电源并网的综合监测管理终端，属于监测管理技术领域。
【背景技术】
[0002]分布式电源对优化能源结构、推动节能减排、实现经济可持续发展具有重要意义。因此分布式发电将成为新能源未来发展的重点。分布式发电以其丰富的能量来源及清洁无污染的运行方式，在电力系统中占据越来越重要的位置。分布式能源的并网可以有效解决电力峰荷、缓解电压暂降、增加输电容量，并且大大提高供电的可靠性。
[0003]根据国家对分布式能源的并网的统一的要求及规定，分布式能源电站内必须安装用于监测电能质量、安全与保护、功率控制与调节、电网异常的响应、电能计量、通讯的设备。现有的监测管理终端的单元设备多且繁重，不便于工程安装及施工，成本也相应的很尚O
【实用新型内容】
[0004]本实用新型的目的在于:针对上述现有技术存在的问题，提出一种适用于分布式电源并网的综合监测管理终端，通过终端各模块之间配合实现设备的各个功能，且便于安装施工，降投资成本。
[0005]为了达到以上目的，本实用新型的一种适用于分布式电源并网的综合监测管理终端，包括电源模块，主CPU系统、丽I模块、I/O模块、AD采样模块、电量采集模块和电流电压信号前端处理模块。其特征是，外部电源一路通过电源模块连接主CPU系统，另一路通过电流电压信号前段处理模块分别连接AD采样模块和电量采集模块，主CPU系统的接收端通过数据总线分别连接AD采样模块和电量采集模块，主CPU系统的输出端通过USB总线与MMI模块的接收端相连，主CPU系统的控制端经I/O总线连接I/O模块。
[0006]终端从外部接入AC或DC的90-220V电压，转换为5V和24V电源输出给系统；电流电压信号前端处理模块将57V交流信号和20A交流信号转换为5V小信号输出给AD采样模块及电量采集模块；主CPU系统通过数据总线连接AD采样模块和电量采集模块，定时读取AD采样转换值和电量值。主CPU系统读取AD采样转换值后存放在内部的DDRII RAM开设的环形数据缓冲中，并由CPU对AD采样转换值进行计算等后续处理。处理的计算结果、事件结果等需要显示的通过USB数据总线传递给MMI模块进行显示交互；CPU还对计算结果、从I/O模块输入的外部开关信息等进行判断，如果需要控制外部开关则通过I/O总线输出控制信号，操控I/O模块的继电器输出。
[0007]本实用新型的优选方案是:
[0008]主CPU系统包括，CPU模块、内存模块、flash存储模块和读取模块，CPU模块的串行外设引脚与flash存储模块的存储地址引脚相连，flash存储模块的数据传输引脚连接读取模块的I/O串口引脚，内存模块的信号收发引脚连接CPU模块的数据接口引脚。
[0009]优选地，CPU模块采用MPC8313芯片，flash存储模块采用AM29RM0芯片，读取模块采用 K9F1G08U0A-PCB0 芯片。
[0010]优选地，I/O模块采用CPLD扩展的I/O总线，CPLD的输出端连接光耦驱动回路的输入端，光耦驱动回路包括一组电阻和一组光电耦合器，输入端通过电阻分别对应连接一个光电親合器，光电親合器中三极管的基极作为光親驱动回路的输出端。
[0011]优选地，AD采样模块采用16位8路高速模数转换芯片AD7606，AD采样模块通过I/o数据线连接主CPU系统。
[0012]本实用新型有益效果为:构思巧妙，通过各个模块的互相配合实现传统配置的设备功能，减少了所需要的设备，便于工程安装与施工，并且有效降低了投资成本。
【附图说明】
[0013]下面结合附图对本实用新型作进一步的说明。
[0014]图1为本实用新型的硬件结构框图。
[0015]图2为本实用新型的软件结构框图。
[0016]图3为主CPU系统中CPU模块的MPC8313_FLASH芯片引脚连接示意图。
[0017]图4为主CPU系统中CPU模块的MPC8313_DDR芯片引脚连接示意图。
[0018]图5为主CPU系统中flash存储模块的AM29RM0芯片引脚连接示意图。
[0019]图6为主CPU系统中读取模块的K9F1G08U0A-PCB0芯片引脚连接示意图。
[0020]图7为主CPU系统中内存模块的MT47H64M16芯片引脚连接示意图。
[0021]图8为I/O模块中CPLD的LCMX0640-T144/TN144芯片引脚连接示意图。
[0022]图9为I/O模块中光藕驱动回路的电路图。
【具体实施方式】
[0023]实施例一
[0024]本实施例的一种适用于分布式电源并网的综合监测管理终端如图1所示，包括电源模块1，主CPU系统2、丽I模块3、I/O模块4、AD采样模块5、电量采集模块6和电流电压信号前端处理模块7，其特征是，外部电源8 一路通过电源模块连接所述主CPU系统2，另一路通过电流电压信号前段处理模块7分别连接所述AD采样模块5和所述电量采集模块6，所述主CPU系统2的接收端通过数据总线9分别连接所述AD采样模块5和所述电量采集模块4，所述主CPU系统2的输出端通过USB总线10与所述MMI模块3的接收端相连，所述主CPU系统2的控制端经I/O总线11连接I/O模块4。
[0025]CPU模块采用MPC8313芯片，flash存储模块采用AM29RM0芯片，读取模块采用K9F1G08U0A-PCB0 芯片。
[0026]主CPU系统如图3-图7所示，包括CPU模块、内存模块、flash存储模块和读取模块，CPU模块包括MPC8313_DDR芯片(图4所示)和MPC8313_FLASH芯片(图3所示)，MPC8313_FLASH芯片的串行外设引脚LA10-LA25与flash存储模块AM29RM0芯片(图5)的存储地址引脚A0-A18相连，flash存储模块AM29RM0芯片的数据传输引脚DQ0-DQ7连接读取模块(图6所示)K9F1G08U0A-PCB0芯片的I/O串口引脚1/00-1/07，内存模块MT47H64M16芯片(图7所示)的信号收发引脚MA0-MA13连接CPU模块MPC8313_DDR芯片的数据接口引脚AO-Al3 ο
[0027]主CPU系统的软件模块入图2所示，包括保护测控功能模块12、安全自动功能模块13、电能质量计算功能模块14和通讯模块15，所述保护测控功能模块12、所述安全自动功能模块13和所述电能质量计算功能模块14的接收端均连接所述AD采样模块5的输出端，所述保护测控功能模块12、所述安全自动功能模块13和所述电能质量计算功能模块14的发射端通过所述通讯模块15与所述MMI模块3相连。
[0028]I/O 模块 4 采用 CPLD 扩展的 I/O 总线，如图 8 所，CPLD 采用 LCMX0640-T144/TN144芯片，LCMX0640-T144/TN144芯片的输出端连接光耦驱动回路的输入端，光耦驱动回路如图9所示，包括一组电阻RC0-RC14和一组光电耦合器UC01-UC015，输入端通过电阻分别对应连接一个光电親合器，光电親合器中三极管的基极作为光親驱动回路的输出端。
[0029]AD采样模块采用16位8路高速模数转换芯片AD7606，AD采样模块通过I/O数据线连接主CPU系统。
[0030]I/O模块采用CPLD扩展的I/O总线，CPLD采用LCMX0640-T144/TN144芯片，如图8所示，其输出端连接光耦驱动回路的输入端，光耦驱动回路包括一组电阻和一组光电耦合器，输入端通过电阻分别对应连接一个光电親合器，光电親合器中三极管的基极作为光親驱动回路的输出端。
[0031]AD采样模块采用16位8路高速模数转换芯片AD7606，AD采样模块通过I/O数据线连接主CPU系统。
[0032]硬件操作时，终端从外部接入AC或DC的90-220V电压，转换为5V和24V电源输出给系统；电流电压信号前端处理模块7分别将57V和20A交流信号转换为5V小信号输出给AD采样模块5及电量采集模块6 ;主CPU系统2通过数据总线连接AD采样模块5和电量采集模块6，定时读取AD采样转换值和电量值。主CPU系统2读取AD采样转换值后存放在内部的DDRII RAM开设的环形数据缓冲中，并由CPU对AD采样转换值进行计算等后续处理。处理的计算结果、事件结果等需要显示的