行波旋转型超声波电机相移pwm信号控制器的制造方法

文档序号:8756647阅读:385来源:国知局
行波旋转型超声波电机相移pwm信号控制器的制造方法
【技术领域】
[0001] 本实用新型设及行波旋转型超声波电机领域,尤其设及一种行波旋转型超声波电 机相移PWM信号控制器。
【背景技术】
[0002] 行波旋转型超声波电机(Travelling-waveRotation叫trasonicMotor,TRUM) 是一种广泛应用于高端精密运动控制中的超声波电机。因TRUM需要两相互差90°的超声 波频段下的正弦电压进行驱动,驱动电路的性能直接影响电机整体的控制性能。目前,H桥 式驱动电路在输出效率、电压谐波、机端电压线性度等方面将优于应用较为广泛的推挽式 电路。但是,受电路结构的约束W及驱动电路对控制信号的要求较高,目前的H桥PWM信号 控制器存在硬件电路结构较复杂及软件资源占用量大等问题,且输出电压频率、相位不易 调节,影响TRUM控制的灵活性和效率。 【实用新型内容】
[0003] 针对现有的TRUMH桥PWM信号控制器存在的硬件电路结构较复杂、软件资源占用 量大,输出电压频率、相位不易调节,影响TRUM控制的灵活性和效率等缺点。本实用新型拟 解决的技术问题是,提供了一种逻辑结构简单,频率、相位灵活可控的TRUM相移PWM信号控 制器。
[0004] 本实用新型解决所述技术问题所采用的技术方案是,提供一种TRUM相移PWM信号 控制器,其特征在于该控制器包括CPLD、DSP和两个H桥驱动巧片;所述CPLD中包含一个N 位计数器和四个N位比较触发器,N位计数器的输出端分别与四个N位比较触发器的输入 端相连,每两个N位比较触发器的输出端均与同一个H桥驱动巧片的两个输入端相连;所述 DSP与CPLD相连,DSP均与N位计数器和四个N位比较触发器的输入端相连,所述DSP为N 位计数器提供时钟和计数最大值,为四个N位比较触发器提供输出信号初值及偏移量。
[0005] 综上,本实用新型所提出的TRUM相移PWM信号控制器具有硬件结构设计简单,逻 辑设计的复杂程度低的特点,其CPLD中的逻辑结构设计,不仅能够灵活地实现调频调相的 功能,还可W实现电机的正反转控制。相比较现有技术减少了开发成本,提高了资源利用 率。
【附图说明】
[0006] 图1是本实用新型TRUM相移PWM信号控制器一种实施例的结构示意图;
[0007] 图2是本实用新型控制器所控制的H桥驱动电路的结构示意图;
[000引 图3是本实用新型TRUM相移PWM信号控制器的CPLD1的逻辑框图;
[0009] 图4是本实用新型TRUM相移PWM信号控制器的输出信号示意图;
[0010] 图5是本实用新型TRUM相移PWM信号控制器中的计数器最大值max、偏移量Pi、 输出信号Qi之间的关系图;
[0011] 图6是TRUM正反转情况下的CPLD仿真波形图;
[0012] 图7是TRUM启动和稳定运行情况下的CPLD仿真波形图;
[001引图中,1-CPLD(复杂可编程逻辑器件)、2-DSP(数字信号处理器)、3-H桥驱动巧片、 11-N位计数器、12-N位比较触发器。
【具体实施方式】
[0014] 下面结合实施例及附图对本实用新型做进一步的描述,但并不W此作为对本实用 新型权利要求保护范围的限定。
[0015] 本实用新型行波旋转型超声波电机(TRUM)相移PWM信号控制器(简称控制器,参 见图1-7)包括CPLD(复杂可编程逻辑器件)1、DSP(数字信号处理器)2和两个H桥驱动巧 片3;所述CPLD中包含一个N位计数器11和四个N位比较触发器12,N位计数器11的输 出端分别与四个N位比较触发器12的输入端相连,每两个N位比较触发器12的输出端均 与同一个H桥驱动巧片3的两个输入端相连,由两个H桥驱动巧片3转换为两个H桥驱动 电路的八路PWM控制信号;所述DSP2与CPLD1相连,DSP均与N位计数器和四个N位比 较触发器的输入端相连;所述DSP2为N位计数器11提供时钟和计数最大值max,为四个N 位比较触发器12提供输出信号初值化。及偏移量P1。此外,DSP2还提供给CPLD中的N位 计数器11和四个N位比较触发器12 -路复位信号R,控制N位计数器11和N位比较触发 器12复位。
[0016] 本实用新型的进一步特征在于所述DSP2的型号为TMS320LF2407A,CPLD1的型号 为EPM7256AETC100,H桥驱动巧片3的型号为HIP4081A。其中HIP4081A可通过自举电路 拉高上桥臂MOSFET(金氧半场效晶体管)的栅源电压,保证上桥臂的正常开关,其内部结 构还包含一组桥臂死区时间的硬件设置,同时HIP4081A具有能控制所有输入的禁止引脚 DIS(使能端),该引脚为1时即可关断H桥的所有MOSFET,实现电机停车的即时控制或者外 接其他电路组成保护电路。
[0017] 本实用新型相移PWM信号产生的过程和原理是;N位计数器11的计数时钟C化和 计数最大值max由DSP2提供,N位计数器11按时钟C化的上升沿触发计数,N位计数器计 数值cnt达到max后清零,计数值cnt分别输出给四个N位比较触发器12,四个N位比较 触发器12分别对计数值cnt与DSP提供的4个偏移量Pi(i= 0,1,. . .,3,Pi<max)进行 比较,当cnt=p府,令输出信号Q禪转,即逻辑"0"变换为逻辑"1",逻辑"1"变换为逻 辑"0"。输出信号A的初值Qw也由DSP提供。该样,计数器每从0计到max,四路输出信 号A均将在固定的时刻执行一次翻转,于是产生四路占空比为50%的PWM信号,其相位由 偏移量P典及Q1。决定,可通过Pi的设置灵活调节,Qi的频率取决于时钟频率f。1山及计数 上限max(参见公式(1)):
[誦]尤去 …
[0019] 因此通过调节max的值可W实现调频,实现输出信号的相位频率的灵活调节。
[0020] 四路输出信号A分为两组,Q。和QiW及Q2和Q3,分别输出给两个H桥驱动巧片3, 由该H桥驱动巧片3将输出的信号化转换为每个H桥中四个MOSFET的控制信号,从而实 现对TRUMH桥驱动电路的控制。
[0021] 图1所示实施例表明,该控制器由CPLDUDSP2和两个H桥驱动巧片3实现,CPLDl 中包含一个N位计数器11和四个N位比较触发器12,DSP2与CPLD1相连,DSP2为N位计 数器11提供时钟和计数最大值max,为四个N位比较触发器12提供控制信号和所需数值 (输出信号初值Qk)及偏移量P1),DSP2具有一个使能端DIS。CPLD中N位计数器11的输出 端和四个N位比较触发器12的输入端相连,四个N位比较触发器12输出的四路信号斯-93 分别提供给两个H桥驱动巧片3,每个由H桥驱动巧片3均有两个输入端(ALI和化I)和 一个使能端DIS及四个输出端(AHO、ALO、BLO和肌0),通过H桥驱动巧片3将两个输入信 号转换为两对互补的PWM控制信号,即两个H桥驱动巧片可输出八路PWM控制信号(PWM1、 PWM2、…、PWM8),该八路PWM控制信号(PWM1、PWM2、…、PWM8)对应供给图2所示的H桥 驱动电路。
[002引图2所示实施例是本实用新型所控制的TRUMH桥驱动电路,该H桥驱动电路Ml~M8八个M0SFET(金氧半场效晶体管)分两组构成两个H桥,分别对于T抓M的A、B两相,在 八路PWM控制信号PWM1、PWM2、…、PWM8的控制下,将直流电转化为互差90。的两相高频 方波驱动电压U。,再通过升压变压器Ta、町升压,利用串联匹配电感LA、Le和TRUM两相中的 容性压电陶瓷构成的LC谐振电路,实现二次升压,并使得TRUM两相输入端的电压近似正弦 波。
[002引图3所示实施例表明,为了实现图1中供给HIP4081A的4路频率可控但存在相位 差的PWM信号,本实用新型将采用一种资源占用量较少的方法来实现,其CPLD逻辑结构如 图3所示。在CPLD中设计一个N位的可控单增计数器,该N位计数器的计数时钟C化和计 数最大值max及复位信号R由DSP提供,N位计数器按时钟C化的上升沿触发计数,计数器 计数值cnt达到max后清零,计数值cnt分别输出给四个N位比较触发器12,四个N位比较 触发器12分别对计数值cnt与DSP提供的4个偏移量Pi(i= 0,1,. . .,3,Pi<max)进行 比较,当cnt=p府,令输出信号Q禪转,即逻辑"0"变换为逻辑"1",逻辑"1"变换为逻 辑"0"。其中max可调,计数器的上限值对应PWM信号的半个周期,通过调整计数器的上限 值max,可W灵活地实现调频功能。
[0024] 图4所示实施例表明,在WA相H桥为例情况下,供给HIP4081A的两路PWM信号 Q〇、Qi与H桥上桥臂所需信号相同,即PWM1和PWM3,a为两个信号的相位差,决定了输出方 波电压U。的占空比。B相同理,其与A相互差90。。
[0025] 图5所示实施例表明了计数器最大值max、偏移量Pi、输出信号化之间的关系,计 数器每从0计满max,就会自动清零,再从0开始计数,偏移量Pi的值提前设定,且可调,当 计数器的计数值等于偏移量的值时,输出信号化翻转,且一个周期内4路信号Qi均将在固 定的计数值处执行一次翻转(如图4所示),于是产生四路占空比为50%的方波信号,其相 位由偏移量PiW及Qi的设定初值决定,因此可W方便地调节相位差。其中Qi的频率取决 于时钟频率ftikW及计数上限max;
[0026]
【主权项】
1. 一种行波旋转型超声波电机相移PWM信号控制器,其特征在于该控制器包括CPLD、 DSP和两个H桥驱动芯片;所述CPLD中包含一个N位计数器和四个N位比较触发器,N位计 数器的输出端分别与四个N位比较触发器的输入端相连,每两个N位比较触发器的输出端 均与同一个H桥驱动芯片的两个输入端相连;所述DSP与CPLD相连,DSP均与N位计数器 和四个N位比较触发器的输入端相连,所述DSP为N位计数器提供时钟和计数最大值,为四 个N位比较触发器提供输出信号初值及偏移量。
2. 根据权利要求1所述的行波旋转型超声波电机相移PWM信号控制器,其特征在于所 述DSP还提供给N位计数器和四个N位比较触发器一路复位信号。
3. 根据权利要求1或2所述的行波旋转型超声波电机相移PWM信号控制器,其特征在 于所述DSP的型号为TMS320LF2407A,CPLD的型号为EPM7256AETC100,H桥驱动芯片的型号 为HIP4081A。
【专利摘要】本实用新型涉及行波旋转型超声波电机相移PWM信号控制器,其特征在于该控制器包括CPLD、DSP和两个H桥驱动芯片;所述CPLD中包含一个N位计数器和四个N位比较触发器,N位计数器的输出端分别与四个N位比较触发器的输入端相连,每两个N位比较触发器的输出端均与同一个H桥驱动芯片的两个输入端相连;所述DSP与CPLD相连,DSP均与N位计数器和四个N位比较触发器的输入端相连,所述DSP为N位计数器提供时钟和计数最大值,为四个N位比较触发器提供输出信号初值及偏移量。
【IPC分类】H02N2-14, H02N2-16
【公开号】CN204465384
【申请号】CN201520200330
【发明人】董砚, 荆锴, 郑易, 李国庆, 石乐乐, 颜冬
【申请人】河北工业大学
【公开日】2015年7月8日
【申请日】2015年4月6日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1