专利名称：带延迟窗重叠数字滤波器的制作方法
技术领域：
本实用新型涉及一种电子设备中广泛应用的滤波器，特别涉及一种带延迟窗重叠数字滤波器。
背景技术：
目前，FIR滤波器是数字信号处理中应用非常广泛的一种有限冲击响应滤波器，设计简单，但由于滤波器的过渡带宽度和带内波纹是相互矛盾的，现为了改善整体性能，往往通过增加滤波器阶数来实现。例如平滑滤波是数字滤波方法中较早采用的方法，其原理是利用一平滑方程对信号进行滑动平均得到输出。其实质是信号通过一个低通滤波器处理，该滤波器通频带较窄，信号衰减较大。基于小波变换的信号除噪算法，这些算法利用信号和噪声在小波变换域的明显不同特性，采用阈值滤波法得到高信噪比的信号。这种方法在处理时强时弱的信号时阈值比较难于确定，消噪效果就不理想。图象内插，频谱分析，信号滤波等数字信号处理应用中，传统方法应用虽然都可以得到一定的效果，但物理意义不是十分明显。这样，电路中使用的器件数和复杂度就会增加，成本相应上升。
实用新型内容本实用新型的目的在于克服上述不足之处，将通带和阻带内波纹数目降至最低；并降低波纹幅度，减少频谱渗漏；减少旁瓣干扰，增强谱分解能力；从而提供一种合理设计其内部结构和连接，改善滤波器内在性能的带延迟窗重叠数字滤波器。
为实现上述目的本实用新型所采用的技术方案是一种带延迟窗重叠数字滤波器，其特征在于由2N-1个加法器，3N-1个乘法器，2N-2个延迟单元及延迟窗组成；N阶带延迟窗重叠数字滤波器的2N-1个输入中每两个输入之间设一延迟单元；x(n-N+1)是系统的第一个输入，x(n-N+2)是延迟一个单元后的输入，这样全部2N-1个输入送到延迟窗处理单元；经过间隔N点相加处理后得到的N个输出直接与系统单位冲击响应相乘，得到的N个输出结果相加得到最后输出，滤波器的分辨率由阶数N来决定。
所述延迟窗单元和间隔N点相加处理部分可以集成在一个芯片中，系统单冲击响应处理单元单独集成在一个芯片中。
所述延迟窗由两个中心对称三角窗卷积生成。
所述的带延迟窗重叠频域数字滤波器，对经过延迟单元后的2N-1个输入先加权，然后进入隔N点相加的处理单元。
所述延迟窗单元，间隔N点相加处理单元可以集成在一个芯片中，芯片有一个信号输入管脚，N个信号输出管脚，一个同步控制管脚用于对称延迟窗的生成，并有时钟控制管脚且有N个控制窗单元序列的寄存器单元；系统单位冲击响应处理部分可以单独集成在另一个芯片，芯片有N个信号输入管脚，一个信号输出管脚，并有一个同步控制管脚用于调节对称系统单位冲击响应的生成，并有时钟控制管脚且有N个控制单元序列的寄存器单元。
所述两个芯片可以集成在一个芯片中。
图1是传统4阶FIR数字滤波器结构示意图；图中Z-1是延迟单元，是乘法单元，是加法单元，hi，i＝0，1，2，3是系统单位冲击响应；图2是与图1等效的频域数字滤波器结构示意图；图中Hi，i＝0，1，2，3是系统的频率特性响应；图3是不带窗的频域数字滤波器结构示意图；图4是64阶不带窗低通数字滤波器频率特性曲线图；图5是带延迟窗重叠数字滤波器结构示意图；图中Z-1是延迟单元，是乘法单元，是加法单元，hi是系统单位冲击响应，C＝[C(n-N+1)…C(n-1)C(n)C(n+1)…C(n+N-1)]T是延迟窗单元；图6是64阶带延迟窗重叠数字滤波器的频率特性曲线图；图7是集成的带延迟窗重叠数字滤波器芯片连接示意图；图8是集成的带延迟窗重叠数字滤波器的频率特性曲线图。
具体实施方式
以下结合附图和较佳实施例，对依据本实用新型提供的具体实施方式
、结构、特征详述如下一种带延迟窗重叠数字滤波器，其特征在于由2N-1个加法器，3N-1个乘法器，2N-2个延迟单元Z-1及延迟窗C组成；N阶带延迟窗重叠数字滤波器的2N-1个输入中每两个输入之间设一延迟单元Z-1；x(n-N+1)是系统的第一个输入，x(n-N+2)是延迟一个单元后的输入，这样全部2N-1个输入送到延迟窗C处理单元；经过间隔N点相加处理后得到的N个输出直接与系统单位冲击响应h相乘，得到的N个输出结果相加得到最后输出。h是系统单位冲击响应，滤波器的分辨率由阶数N来决定。所以，带延迟窗重叠数字滤波器的输入要经过延迟窗单元Z-1和间隔N点相加处理，从而得到改善特性的目的。
带延迟窗重叠数字滤波器的延迟窗单元Z-1，间隔N点相加处理单元可以集成在一个芯片SFWO中。
带延迟窗重叠数字滤波器输入信号要先进行延迟窗C和间隔N点相加单元处理，且延迟窗C可以改变，理论和实验可以证明，为保持滤波器线性特性，要求延迟窗C由两个相同的中心对称的三角窗卷积生成。
为保持最小的均方误差，延迟窗单元是中心对称的类余弦窗。
芯片SFWO有1个信号输入管脚，N个信号输出管脚，一个同步控制管脚用于保持延迟窗C中心对称，并有时钟控制管脚且有2N-1个控制窗单元序列的寄存器单元。
系统单位冲击响应处理部分可以单独集成在一个芯片SFh中，芯片有N个信号输入管脚，一个信号输出管脚，并有一个同步控制管脚用于调节对称系统单位冲击响应h的生成，并有时钟控制管脚且有N个控制单元序列的寄存器单元。
带延迟窗重叠数字滤波器的SFWO模块，SFh模块可以集成在一个芯片中，其中N为滤波器阶数。
参见图5至图8，本实用新型的技术方案为，N阶带延迟窗重叠数字滤波器输入和输出为1；输入端有2N-2个延迟单元Z-1；1个输入经延迟单元后首先与延迟窗序列C相乘，2N-1个输出作为间隔N点相加处理单元的输入，相加处理后产生的N个输出与h相乘后分别相加得到结果的时域信号y(n)。
理论和实验证明，为了保持滤波器的线性性和最小误差，对图5中的延迟窗C应由两个相同的中心对称三角窗卷积生成，延迟窗C关于中心对称，延迟窗C的形状应为类余弦形状。系统的实现可以用一片芯片完成，包含两个模块2N-2个输入延迟单元，延迟窗处理单元和间隔N点相加处理单元集成在模块SFWO中，模块有1个输入和N个输出；系统单位冲击响应h单元处理，完成对信号的滤波功能；集成的芯片应至少包含1个输入，1个输出，延迟窗函数及时钟控制，并带有用于扩展功能的接口。
由于初始状态各个延迟单元的值为零，所以从系统运行开始到第N-2系统单位时间得到的N-2输出都是不准确，因此应舍去不用。从第N-1时刻开始，系统将产生正确的输出。直到最后N个数据时，又会产生不正确输出。为减少边界误差，理论已证明，采用偶对称的方式来进行延迟单元的初始化。
由图4和图6特性比较可以看出，带延迟窗重叠数字滤波器带内的波纹明显减少，从而降低了频率遗漏，波纹主要集中在过渡带边缘，但幅度也明显改善，如由图6中显示的波纹幅度0.0369或0.0336对比图4中显示的波纹幅度±0.0741降低近50％；且过渡带宽度并没有明显增加，具有较好的陡峭性。图8是模块化的系统特性曲线，它同图6完全相同。
带延迟窗重叠数字滤波器在对需要实时切换或改变滤波器频率响应的场合，例如频率自适应滤波，自适应图象隐错等方面有重要意义。以图5所示系统的输出作为滤波器输入可以方便地实现滤波器级联，从而达到调节频域重叠滤波器阶数的目的，在信号内插、数据压缩和除噪等领域都有良好的应用前景。例如(1)图像内插可以证明重叠法比非重叠法恢复的亚奈采样图象有更高的信噪比；带窗模板的特性优于无窗模板；当图象的高频成分较少时，利用重叠法模板可以很好地恢复图象，图象信噪比提高近10dB；当高频成分丰富时，恢复得到的图象信噪比较低，但利用加窗模板使得结果得到改善。
(2)频谱分析传统加窗谱分析中只有矩形窗可以分辨出两个频率正弦信号，而W-O方法可以做分辨，尽管幅度估计误差都大于矩形加窗，但W-O方法得到的两谱几乎彻底分开而传统方法得到的两谱几乎不可以分开。另一方面，W-O方法得到的噪声谱的均值和方差都小于传统方法，因此降低了噪声的影响同时对噪声的谱也有了较好的估计。
(3)自适应信号处理带延迟窗重叠自适应滤波器是将重叠滤波思想和LMS算法相结合的W-O LMS算法。采用W-O LMS得到信号的稳态误差小于传统方法。
(4)信号滤波在传统频率域数字滤波器中，对长输入信号采用分段处理方式，即分段的输入产生分段的输出。这样处理的方法一般有两种重叠相加法和重叠保留法。由于信号的分段输入和输出，频域中的系数特性并不能表示系统的整体传输特性。物理意义的不明显很难根据要求设计所需的滤波器，而且在信号的分段处会出现较大的混叠失真，重叠保留法在一定意义上减小了这种误差，但要以消耗内存为代价。另一方面，信号分段长度的选择也必须兼顾计算量大小和处理效果两方面。本实用新型是一种新的可连续输入输出的频率域滤波器。
(5)在SCALER和DNIE中的应用在SCALER和DNIE中，滤波器得到广泛应用，如对数字图象的高低频分解，图象的自适应除噪，图象增强等对要设计滤波器的使用，因此采用带延迟窗重叠数字滤波器代替传统的数字滤波器效果显著。
权利要求1.一种带延迟窗重叠数字滤波器，其特征在于由2N-1个加法器，3N-1个乘法器，2N-2个延迟单元及延迟窗组成；N阶带延迟窗重叠数字滤波器的2N-1个输入中每两个输入之间设一延迟单元；x(n-N+1)是系统的第一个输入，x(n-N+2)是延迟一个单元后的输入，这样全部2N-1个输入送到延迟窗处理单元；经过间隔N点相加处理后得到的N个输出直接与系统单位冲击响应相乘，得到的N个输出结果相加得到最后输出，滤波器的分辨率由阶数N来决定。
2.根据权利要求1所述的带延迟窗重叠数字滤波器，其特征在于所述延迟窗单元和间隔N点相加处理部分可以集成在一个芯片中，系统单冲击响应处理单元单独集成在一个芯片中。
3.根据权利要求1所述的带延迟窗重叠数字滤波器，其特征在于延迟窗由两个中心对称三角窗卷积生成。
4.根据权利要求1所述的带延迟窗重叠数字滤波器，对经过延迟单元后的2N-1个输入先加权，然后进入隔N点相加的处理单元。
5.根据权利要求1所述的带延迟窗重叠数字滤波器，其特征在于所述延迟窗单元，间隔N点相加处理单元可以集成在一个芯片中，芯片有一个信号输入管脚，N个信号输出管脚，一个同步控制管脚用于对称延迟窗的生成，并有时钟控制管脚且有N个控制窗单元序列的寄存器单元；系统单位冲击响应处理部分可以单独集成在另一个芯片，芯片有N个信号输入管脚，一个信号输出管脚，并有一个同步控制管脚用于调节对称系统单位冲击响应的生成，并有时钟控制管脚且有N个控制单元序列的寄存器单元。
6.根据权利要求5所述的带延迟窗重叠数字滤波器，其特征在于所述两片芯片可以集成在一个芯片中。
专利摘要本实用新型提供了一种带延迟窗重叠数字滤波器，其特征是由一个延迟窗，加法器，乘法器，延迟单元组成。信号输入经延迟单元后与延迟窗相乘并做间隔N点相加处理，经单位冲击响应单元处理后相加输出。该滤波器可广泛应用于数字信号处理领域，尤其是在数字图象处理方面，可提供更为精确的频带划分。特别适用于数字电视中后处理单元，尤其对数字图象的插值处理和除噪效果显著。充分开发了器件的高性能特性，从而可减少电路设计中原有器件的数量，简化电路，降低成本。
文档编号H03H17/02GK2724297SQ20042002963
公开日2005年9月7日 申请日期2004年8月27日 优先权日2004年8月27日
发明者苏飞 申请人:天津通广三星电子有限公司