专利名称：脉冲宽度调制电路的制作方法
技术领域：
本发明涉及一种根据多速率方法的脉冲宽度调制(PWM)电路。
背景技术：
按照惯例，通过改变脉冲信号占空比来控制向负载供给电功率的PWM电路已用于控制发动机的速度、使照明设备变暗，等等。当这种PWM电路的高电平期间延长时，向发动机和照明设备供给的电功率增加，结果导致发动机的转速和照明设备的亮度增加。反之，当其高电平期间变短时，向发动机和照明设备供给的电功率减少，结果导致发动机的转速和照明设备的亮度降低(参见，例如，日本未审查专利申请公开07-183779)。
通常，高电平期间的变化通过改变本期间内计数的参考时钟的数目来实现，因此高电平期间的长度只能随参考时钟的增加/减少而改变。例如，假设用于生成PWM电路输出的一个周期的参考时钟数目为10000个时钟，当高电平期间增加一个时钟时，高电平期间的增加率为1/10000。然而，增加率不能小于等于1/10000。提高参考时钟频率使得一个时钟宽度缩短，能够实现期间的高精度变化。但是，为实现那样的目标，需要具有高运行速率的计数器等等，造成运行的限制并增加成本。考虑到这个问题，存在常用的根据多速率方法的PWM电路，它能实现通过一个或更少的参考时钟的精准的变化。
例如，传统的根据多速率方法的PWM电路通过以下方式使用一个或更小参考时钟的精度来控制向发动机等供给的电功率，例如通过在保持脉冲信号周期不变的情况下在从PWM电路输出的脉冲信号的几个周期内，将高电平期间的长度增加一个时钟一次。例如，假设用于生成PWM电路输出的一个周期的参考时钟数目为10000个时钟，当高电平期间的长度在两个周期内增加一个时钟一次时，高电平期间的增加率为1/20000。同理，当其在四个周期内增加一个时钟一次时，高电平期间的增加率可以为1/40000，从而在不考虑参考时钟频率的情况下能够实现高精度的控制。
根据多速率方法的传统的PWM电路，能够通过在PWM输出的几个周期中增加高电平期间长度一次，以一个或小于一个时钟的高精度来执行功率控制。然而，由于其高电平期间包含增加的周期和未增加的周期两者，所以在PWM输出的信号波形中会发生抖动。由于在PWM输出的信号波形中的抖动，给发动机负载或照明设备的信号在其中将包括有失真分量，这样会影响设备的运行。
消除这种失真的可能的解决方案是使用滤波器等，但这同样包括增加电路规模和成本的问题。
发明内容
有鉴于上述问题，本发明的目的是在不引起任何的PWM输出信号波形抖动的情况下在PWM电路中实现高精度控制，并提供低成本小规模的PWM电路。
在本发明的一个实施例中，PWM电路包括计数器、周期寄存器、周期检测器、脉冲宽度寄存器、脉冲宽度检测器、附加脉冲寄存器、电压生成器、选择器、以及电压控制器。
计数器对参考时钟进行计数。周期检测器检测计数器的输出值是否达到在周期寄存器寄存的指示周期的设置值。脉冲宽度检测器检测计数器的输出值是否达到在脉冲宽度寄存器寄存的指示脉冲宽度的设置值。选择器从由电压生成器生成的多个电压中选择一个电压。附加脉冲寄存器设置将被添加到脉冲宽度的第一附加脉冲的输出电压(第一电压)。
电压控制器控制选择器，以确定从PWM电路输出的电压和输出电压的期间。具体地，电压控制器根据由周期检测器输出的周期检测信号、由脉冲宽度检测器输出的脉冲宽度检测信号和由附加脉冲寄存器输出的指示第一附加脉冲的第一电压的设置值来控制选择器，以将在第一电压的第一附加脉冲添加到脉冲宽度的末端。
这样，根据本发明的PWM电路可以选择多个电压作为输出。结果，例如，通过设置在附加脉冲期间的输出电压等于在脉冲宽度期间输出电压的一半，能够在PWM输出波形中不引起任何的抖动的情况下实现精确负载控制。
在以上描述的实施例的优选实例中，通过提供检测计数器的输出值和第一附加脉冲的预设期间的附加脉冲检测器，能够改变附加脉冲。例如，不但可以设置具有相当于一个参考时钟的宽度的附加脉冲，而且可以设置相当于例如两个参考时钟的多个参考时钟的宽度的附加脉冲。这实现了PWM电路的输出电压的缓慢、平滑的变化，降低了对负载的影响。或者，将附加脉冲寄存器配置为设置指示第一附加脉冲的第一电压的设置值和指示第二附加脉冲的第二电压的设置值，这样使电压控制器可以控制选择器，以将第一附加脉冲和第二附加脉冲顺次添加到脉冲宽度。例如，在第一电压设置为脉冲宽度的输出电压的2/3和第二电压设为它的1/3的情况下，PWM电路的输出电压可以通过两步从脉冲宽度的输出电压逐渐降低，这样可实现更平滑的电压变化。此外，计数器可由加计数器，减计数器等构成，电压生成器可由简单的分压电阻电路构成。另外，将第一附加脉冲或第二附加脉冲的期间添加到脉冲宽度的起始端和/或末端能实现更平滑的控制。
例如，将在附加脉冲期间输出的电压设置为在脉冲宽度期间输出电压的1/2，能在PWM输出波形中不引起任何抖动的情况下实现高精度的负载控制。
通过下列详细描述，结合附图，本发明的本质、原理和实用性将会变得更加清楚，在各附图中相同的部件由同样的标号表示，其中图1是根据本发明第一实施例的多速率PWM电路101的框图；图2(a)和图2(b)是分别用于解释选择器110和电压控制器108的逻辑的图；图3是示出在第一实施例中的运行波形的图；图4是示出逻辑电路107的实例的电路图；图5是用于说明附加脉冲不同的多速率PWM电路输出波形的图表；图6是根据本发明第二实施例的多速率PWM电路201的框图；图7是示出第二实施例中运行波形的图；图8是根据本发明第三实施例的多速率PWM电路301的框图；图9是示出第三实施例中运行波形的图；图10是用于说明电压控制器303的逻辑的图；
图11是根据本发明第四实施例的多速率PWM电路401的框图；图12是示出第四实施例中运行波形的图；图13是示出第五实施例中运行波形的图；图14是根据本发明第六实施例的多速率PWM电路601的框图；和图15是示出第六实施例中运行波形的图。
具体实施例方式
通过使用
本发明的实施例。
(第一实施例)图1是根据本发明第一实施例的通过多速率方法实施的PWM电路的方框图。多速率PWM电路101包括加计数器102、周期值寄存器103、高电平宽度寄存器104、比较器105和106、逻辑电路107、电压控制器108、附加脉冲寄存器109、选择器110，以及构成分压电阻电路的电阻R1、R2、R3和R4。假设从诸如振荡器和CPU的外部提供参考时钟CLK、起始信号START，以及设置值。
当输入起始信号START时，加计数器102与每一参考时钟CLK同步增加，以输出16位的计数值。在加计数器102的初始状态下将计数值设定为0(零)，并且当从比较器105输入清除CLR信号时，将计数值重设为0(零)。
例如，周期值寄存器103预先在其中寄存10000作为设置值，并且它持续输出16位设置值(10000)到比较器105。
比较器105判断由加计数器102输出的16位计数值是否达到在周期值寄存器103中寄存的设置值(10000)。当计数值达到10000时，比较器105将具有相当于一个参考时钟的宽度的信号C1输出到逻辑电路107。
例如，高电平宽度寄存器104预先在其中寄存5000作为设置值，并且它持续输出16位设置值(5000)到比较器106。比较器106判断由加计数器102输出的16位计数值是否已达到在高电平宽度寄存器104中寄存的设置值(5000)，当计数值达到5000时，比较器106将具有相当于一个参考时钟的宽度的信号C2输出到逻辑电路107。
基于比较器105的输出和比较器106的输出，逻辑电路107向电压控制器108输出信号LG1、LG2、LG3，所述信号指示在多速率PWM电路101的输出中的三个期间的定时(timing)和宽度，这三个期间为高电平期间、低电平期间和附加脉冲期间，所述附加脉冲期间是从高电平期间到低电平期间的过渡期间。随后将详细描述逻辑电路107。
附加脉冲寄存器109是在附加脉冲期间设置输出电压(V2)的寄存器，并且将设置值作为信号VSEL输出到电压控制器108。
这里，将描述具有所述电阻R1到R4的构成电压生成器的分压电阻电路、选择器110和多速率PWM电路101的输出信号111。所述电阻R1到R4在电源(VCC)和接地(GND)之间串联连接，并且将GND的电压V0、电阻R1和R2之间的电压V1、电阻R2和R3之间的电压V2、电阻R3和R4之间的电压V3，以及VCC的电压V4输入到选择器110。选择器110根据从电压控制器108输出的选择信号S1、S2、S3来选择输入电压V0到V4之一，以输出选择的电压作为输出信号111。此时在图2(a)中显示选择器110的逻辑。图2(a)中，当来自电压控制器108的选择信号S1、S2、S3的逻辑都为“0”时，选择输出电压V0。当选择信号S1、S2、S3的逻辑分别为“1”，“0”，“0”时，选择输出电压V1；同理，当选择信号S1、S2、S3的逻辑分别为“0”，“1”，“0”时，选择输出电压V2；当它们分别为“1”，“1”，“0”时，选择输出电压V3；而当它们分别为“0”，“0”，“1”时，选择输出电压V4。
接下来，在图2(b)中显示图1中的电压控制器108的逻辑。基于从逻辑电路107输出的信号LG1至LG3的状态，确定将输出到选择器110的选择信号S1至S3的状态。具体地，当信号LG1、LG2、LG3的逻辑分别为“1”、“0”、“0”时，将“0”、“0”、“1”作为选择信号S1、S2、S3的逻辑输出到选择器110，从而选择输出电压V4。类似地，当信号LG1、LG2、LG3的逻辑分别为“0”、“1”、“0”时，将“0”、“0”、“0”作为选择信号S1、S2、S3的逻辑输出到选择器110，从而选择输出电压V0。特别地，当信号LG1、LG2、LG3的逻辑分别为“0”、“0”、“1”时，将“0”、“1”、“0”作为选择信号S1、S2、S3的逻辑输出到选择器110，从而选择由附加脉冲寄存器109输出的信号VSEL指定的电压V2。逻辑电路107可被包括在电压控制器108中。
接下来，通过使用图3来描述图1中的多速率PWM电路101的运行。当输入到加计数器102的参考时钟CLK的计数数目达到在周期值寄存器103中寄存的设置值时，比较器105向逻辑电路107输出具有相当于一个参考时钟的宽度t1的信号C1。类似地，当参考时钟CLK的计数数目达到在高电平宽度寄存器104中寄存的设置值时，比较器106向逻辑电路107输出具有相当于一个参考时钟的宽度t2的信号C2。
这里，图4示出逻辑电路107的电路实例。逻辑电路107包括置位复位触发器(SRFF)151和152，以及逆变器153。所述SRFF151和152的每个在其输入端S接收到信号时随信号上升沿同步置位，并且将逻辑“1”(高电平)输出到其输出端Q。另一方面，所述SRFF151和152的每个在其输入端R接收到信号时随信号上升沿同步复位，并且将逻辑“0”(低电平)输出到其输出端Q。
在SRFF151中，将信号C1输入到输入端S并将信号C2输入到输入端R。在SRFF152中，将信号C2经由逆变器153输入到输入端S并将信号C1输入到输入端R。
假设初始状态下将SRFF151的输出端Q设置为“0”并将SRFF152的输出端Q设置为“1”。当输入信号C1时，设置SRFF151，使信号LG1的逻辑变为“1”。另一方面，SRFF152复位，从而信号LG2的逻辑变为“0”。接下来，当输入信号C2时，SRFF151复位，从而信号LG1的逻辑变为“0”。另一方面，由于信号C2通过逆变器153，所以将信号C2的反向信号输入到SRFF152，从而SRFF152随信号C2的下降沿同步置位，并将信号LG1的逻辑变为“1”。即，在延迟了图3中信号C2的宽度t2的时间来设置SRFF152。对于信号LG3，照原样输出信号C2。代替使用如图4所示的异步运行的电路，逻辑电路107可以通过使用与参考时钟CLK同步运行的触发器电路等组成，并可以与参考时钟CLK同步输出信号LG1至LG3。这样，可以基于参考时钟CLK、比较器105的输出信号C1和比较器106的输出信号C2来生成信号LG1至LG3。
图1中的电压控制器108根据图2(b)所示的逻辑基于由逻辑电路107生成的信号LG1至LG3，生成选择信号S1至S3，从而使选择器110选择输出电压。结果获得了图3所示的输出信号111。
此时，PWM电路的输出信号111的周期等于信号C1的周期，所述信号C1的周期相当于10000个参考时钟CLK。此外，用于运行负载的高电平期间的脉冲宽度为宽度t3，并且此时的输出信号111的电压为V4。脉冲宽度之后添加的附加脉冲为宽度t4，并且此时的输出信号111的电压为V2。类似地，在附加脉冲和下一脉冲宽度之间的低电平期间为宽度t5，并且此时的输出信号111的电压为V0。其后，类似地重复高电平期间、附加脉冲，以及低电平期间。
接下来，将使用图5来描述对于如第一实施例中被改变的附加脉冲的电压执行控制以及对于未改变的附加脉冲的电压执行相似控制之间的区别。图5所示，从上开始，为没有任何附加脉冲的PWM输出波形、具有未改变附加脉冲的电压的PWM输出波形，和在本实施例中的PWM输出波形。
在基本波形中，高电平期间和低电平期间有相同的周期Ts，并且高电平期间的电压为V4，低电平期间的电压为V0。这里假设基本波形的周期等于相当于10000个参考时钟的长度，高电平期间具有相当于5000个参考时钟的长度。这里，在期望将高电平期间增加相当于一个周期的1/20000的宽度的情况下，将相当于一个时钟的期间添加到基本波形的每个高电平期间，结果会增加1/10000宽度，从而，在两个周期内将相当于一个时钟的期间添加到高电平期间仅一次。这是图5中的中间的波形，其中第一个周期中的高电平期间为THs1，第二个周期的高电平期间为THs2，因此在两个周期中的高电平期间彼此相差宽度TB。类似地，在第一周期中的低电平期间为TLs1，在第二个周期中的低电平期间为TLs2，并且在两个周期中的低电平期间彼此相差宽度TB。正如在基本波形中一样，高电平期间的电压为V4，而低电平期间的电压为V0。
另一方面，在本实施例中的PWM输出波形中，由于在每个周期内将在电压V2的附加脉冲添加到高电平期间的末端，从而所有高电平期间具有宽度THs，所有低电平期间具有宽度TLs。此外，将电压V2设置为电压V4的1/2等同于将基本波形中的高电平期间增加1/20000的宽度，从而在两种情况下，在高电平期间向负载供给的电功率是相同的。
因此，由于在多速率PWM电路101的输出信号111中，高电平期间和低电平期间的宽度是不变的，这样不会使输出信号111的波形引起抖动。结果，能够减少由于抖动带来的波动的影响。
(第二实施例)接下来，图6中显示根据本发明第二实施例的通过多速率方法实施的PWM电路。使用相同的附图标记指定与图1中的第一实施例相同的元件。多速率PWM电路201与第一实施例的不同之处在于，所述多速率PWM电路201还包括附加脉冲宽度寄存器202和比较器203，并且还包括代替逻辑电路107的逻辑电路204。
例如，附加脉冲宽度寄存器202预先在其中寄存5002作为设置值，并且它持续输出16位设置值(5002)到比较器203。比较器203判断由加计数器102输出的16位计数值是否达到在附加脉冲宽度寄存器202中寄存的设置值(5002)，并且当计数值达到5002时，比较器203输出具有相当于一个参考时钟宽度的信号C3到逻辑电路204。
与第一实施例中的逻辑电路107类似，逻辑电路204生成信号LG1、LG2、LG3，并将它们输出到电压控制器108，但是当生成信号LG1、LG2、LG3时，它不仅涉及信号C1、C2，而且还涉及由比较器203输出的信号C3。
接下来，将使用图7来描述图6中的多速率PWM电路201的运行。在图7中，以如图3中的类似的方式输出宽度t1、t2和t3。当输入到加计数器102的参考时钟CLK的计数数目达到寄存在附加脉冲宽度寄存器202中寄存的设置值时，将具有相当于一个参考时钟宽度t21的信号C3从比较器203输出到逻辑电路204。
逻辑电路204生成具有宽度t23的信号LG3，宽度t23为从宽度t2的信号C2的上升沿到宽度t21的信号C3的上升沿的间隔。此外，生成具有宽度t22的信号LG2，宽度t22为从宽度t21的信号C3的上升沿到宽度t1的信号C1的上升沿的间隔。生成信号LG2和LG3的电路通过使用图4中描述的SRFF151来实现。
在将由逻辑电路204生成的信号LG1至LG3输出到电压控制器108之后的本实施例的运行与第一实施例的运行相同，即，输出信号111根据图2(b)中显示的逻辑从选择器110输出。具体地，在图7中，PWM电路的输出信号111的周期等于信号C1的周期，所述信号C1的周期相当于10000个参考时钟。此外，用于运行负载的高电平期间的脉冲宽度为宽度t3，此时的输出信号111的电压为V4。在脉冲宽度之后添加的附加脉冲为宽度t23，此时的输出信号111的电压为V2。同理，在附加脉冲和下一脉冲宽度之间的低电平期间为宽度t22，此时的输出信号111的电压为V0。其后，类似地重复高电平期间、附加脉冲，以及低电平期间。
顺便提及，在图7中，由于在附加脉冲期间的电压V2为在高电平期间中电压V4的1/2，这等同于在基本波形的每个周期中将高电平期间增加相当于一个时钟的宽度，但是在期望将高电平期间增加例如1/20000宽度的情况下，将附加脉冲期间的电压V2设置为高电平期间的电压V4的1/4。
因此，在多速率PWM电路201的输出信号111中，高电平期间和低电平期间的宽度不根据每一周期而改变，从而在输出信号111的波形中不会发生抖动。此外，由于附加脉冲的宽度相当于两个时钟，所以使得在从高电平期间到低电平期间的过渡期间中输出电压的变化更为平滑。
(第三实施例)接下来，图8中显示根据本发明第三实施例的通过多速率方法实施的PWM电路。使用相同的附图标记指定与图1和图6中相同的元件。多速率PWM电路301与第二实施例的不同之处在于逻辑电路302、电压控制器303，以及附加脉冲寄存器304。
在逻辑电路302中，尽管将与第二实施例中相同的信号C1至C3输入到其中，但由此生成的信号为4个信号LG1、LG2、LG3、LG4。此外，输出信号LG1和LG2的运行与图7中的信号运行相同。对于信号LG3，输出与信号C2相同的信号。生成信号LG4，其宽度为从宽度t2的信号C2的下降沿到宽度t21的信号C3的上升沿的间隔。生成信号LG4的电路可通过使用图4中描述的SRFF152和逆变器153来实现。
附加脉冲存储器304是在附加脉冲期间设置第一输出电压(V3)和第二输出电压(V1)的存储器，并且将设置值作为信号VSEL1和VSEL2输出到电压控制器303。
电压控制器303根据图10所示的逻辑来运行。具体地，当信号LG1、LG2、LG3、LG4的逻辑分别为“1”、“0”、“0”、“0”时，将“0”、“0”、“1”作为选择信号S1、S2、S3的逻辑输出到选择器110，从而选择输出电压V4。同理，当信号LG1、LG2、LG3、LG4的逻辑分别为“0”、“1”、“0”、“0”时，将“0”、“0”、“0”作为选择信号S1、S2、S3的逻辑输出到选择器110，从而选择输出电压V0。特别地，当信号LG1、LG2、LG3、LG4的逻辑分别为“0”、“0”、“1”、“0”时，将“1”、“1”、“0”作为选择信号S1、S2、S3的逻辑输出到选择器110，从而选择由附加脉冲寄存器304输出的信号VSEL1指定的电压V3。此外，当信号LG1、LG2、LG3、LG4的逻辑分别为“0”、“0”、“0”、“1”时，将“0”、“0”、“1”作为选择信号S1、S2、S3的逻辑输出到选择器110，从而选择由附加脉冲寄存器304输出的信号VSEL2指定的电压V1。
结果如图9所示，PWM的输出信号111的周期等于信号C1的周期，所述信号C1的周期相当于10000个参考时钟CLK。此外，用于运行负载的高电平期间的脉冲宽度为宽度t3，此时的输出信号111的电压为V4。添加于脉冲宽度末端的第一附加脉冲具有宽度t2，此时的输出信号111的电压为V3。附加于第一附加脉冲末端的第二附加脉冲具有宽度t31，此时的输出信号111的电压为V1。同理，接着第二附加脉冲的低电平期间为宽度t22，此时的输出信号111的电压为V0。其后，类似地重复高电平期间、第一附加脉冲、第二附加脉冲，以及低电平期间。
因此，在多速率PWM电路301的输出信号111中，高电平期间和低电平期间的宽度不根据每一周期而改变，从而在输出信号111的波形中不会发生抖动。此外，在从高电平期间到低电平期间的过渡期间中，添加其电压略微低于高电平期间电压的第一附加脉冲和其电压低于第一附加脉冲电压的第二附加脉冲，这使得输出电压的变化更为平滑。
(第四实施例)接下来，图11显示根据本发明第四实施例的通过多速率方法实施的PWM电路。使用相同的附图标记表示与图1中相同的元件。多速率PWM电路401与第一实施例的显著不同之处在于，使用减计数器402来代替加计数器。此外，周期值寄存器403、比较器404，和逻辑电路405也是不同的。
减计数器402具有用于起始信号START、参考时钟CLK、预设PRST，和当计数器从0进一步倒计数时输出的借位信号(borrow signal)BR的输入端，它还有16位预设值的输入端。另外，对于预设PRST，经由逻辑加OR来输入起始信号START和借位信号BR。输入到16位预设值输入端的数值在计数器中随着预设PRST的上升沿同步设置。这里，当输入起始信号START时，在减计数器402中设置在周期值寄存器403中寄存的数值10000。在此状态下每次输入参考时钟CLK时，减计数器402就逐一减少。
将由减计数器402输出的16位计数值输出到比较器404。比较器404比较在高电平宽度寄存器101中设置的数值5000和由减计数器402输出的16位计数值，如果它们彼此一致，则比较器404输出信号C2b到逻辑电路405。
将由比较器404输出的信号C2b和由逻辑加OR输出的作为信号C1b的预设PRST输入到逻辑电路405。如图12所示，逻辑电路405的运行与图3中的第一实施例中的逻辑电路107的运行相同，尽管图3中的C1、C2，LG1、LG2和LG3分别被C1b、C2b，LG1b、LG2b和LG3b代替。
具体地，用于运行负载的高平期间的脉冲宽度为宽度t3，此时的输出信号111的电压为V4。附加于脉冲宽度末端的附加脉冲为宽度t4，此时的输出信号111的电压为V2。同理，在附加脉冲和下一脉冲宽度之间的低电平期间为宽度t5，此时的输出信号111的电压为V0。其后，类似地重复高电平期间、附加脉冲，以及低电平期间。
因此，在多速率PWM电路401的输出信号111中，高电平期间和低电平期间的宽度是不变的，从而在输出信号111的波形中不会发生抖动。结果就能够减少由于抖动带来的波动的影响。
(第五实施例)接下来，使用图13来说明第五实施例，其中只改变了第四实施例的逻辑电路405的运行。
对于第五实施例中的逻辑电路405，将与在第四实施例中相同的信号C1b和C2b输入到其中，但是从该逻辑电路输出到电压控制器303的信号LG1b至LG3b是不同的。在图13中，生成信号LG1b，其宽度为从宽度t1的信号C1b的下降沿到宽度t2的信号C2b的上升沿的间隔。生成信号LG2b，其宽度为从宽度t2的信号Cb2的下降沿到宽度t1的信号C1b的上升沿的间隔。对于信号LG3b，输出与信号C1b相同的信号。生成这些信号LG1b至LG3b的电路可以基于与图4中描述的使用所述SRFF151、SRFF152和逆变器153的电路相同的原理来实现。
结果，在多速率PWM电路401的PWM输出信号111中，用于运行负载的高电平期间的脉冲宽度为宽度t51，此时的输出信号111的电压为V4。添加于脉冲宽度起始端的附加脉冲为宽度t53，此时的输出信号111的电压为V2。同理，低电平期间为宽度t52，此时的输出信号111的电压为V0。其后，类似地重复附加脉冲、高电平期间，以及低电平期间。
因此，在多速率PWM电路401的输出信号111中，高电平期间和低电平期间的宽度是不变的，从而在输出信号111的波形中不会发生抖动。结果就能够减少由于抖动带来的波动的影响。
(第六实施例)接下来，图14显示根据本发明第六实施例的通过多速率方法实施的PWM电路。使用相同的附图标记表示与图11中相同的元件。多速率PWM电路601与第四和第五实施例的显著不同之处在于逻辑电路602和电压控制器603。
虽然将与第四和第五实施例中相同的信号C1b和C2b输入到逻辑电路602，但是从该逻辑电路输出到电压控制器603的信号是不同的，这些信号为4个信号LG1b至LG4b。在图15中，信号LG1b和LG4b与第五实施例的图13中的信号相同。生成信号LG2b，其宽度为从宽度t2的信号Cb2的下降沿到宽度t1的信号C1b的上升沿的间隔。对于信号LG3b，输出与信号C2b相同的信号。
电压控制器603在与第一实施例的图2(b)中的电压控制器108相同的逻辑下运行，尽管信号LG1由LG1b替代，信号LG2由LG2b替代，信号LG3由LG3b和LG4b替代。即，在信号LG1b的期间输出电压V4，在信号LG2b的期间输出电压V0。此外，在信号LG3b和LG4b的期间输出电压V2。
结果，在图15中，在多速率PWM电路601的PWM输出信号111中，用于运行负载的高电平期间的脉冲宽度为宽度t51，此时的输出信号111的电压为V4。添加于脉冲宽度起始端的附加脉冲为宽度t53，此时的输出信号111的电压为V2。在脉冲宽度之后添加的附加脉冲为宽度t62，此时的输出信号111的电压为V2。同理，低电平期间为宽度t61，此时的输出信号111的电压为V0。其后，类似地重复前附加脉冲、高电平期间、后附加脉冲，以及低电平期间。
因此，在多速率PWM电路601的输出信号111中，高电平期间和低电平期间的宽度是不变的，从而在输出信号111的波形中不会发生抖动。此外，在从高电平期间到低电平期间的过渡期间中和从低电平期间到高电平期间的过渡期间中，添加其电压等于高电平期间电压的1/2的附加脉冲，这使得输出电压的变化平滑。
权利要求
1.一种脉冲宽度调制电路，包括计数器，对参考时钟进行计数；周期寄存器，在其中寄存指示周期的设置值；周期检测器，比较所述计数器的输出值和在所述周期寄存器中寄存的指示周期的设置值；脉冲宽度寄存器，在其中寄存指示脉冲宽度的设置值；脉冲宽度检测器，比较所述计数器的输出值和在所述脉冲宽度寄存器中寄存的指示脉冲宽度的设置值；电压生成器，生成多个电压；选择器，从由所述电压生成器生成的多个电压中选择一电压并输出所述电压；附加脉冲寄存器，在其中寄存第一附加脉冲的第一电压，将所述第一附加脉冲添加到所述脉冲宽度上；以及电压控制器，根据由所述周期检测器输出的周期检测信号、由所述脉冲宽度检测器输出的脉冲宽度检测信号，和由所述附加脉冲寄存器输出的第一电压，控制由所述选择器输出的电压和输出电压的期间，其中所述电压控制器控制所述选择器，以将该第一附加脉冲添加到所述脉冲宽度的末端。
2.根据权利要求1所述的脉冲宽度调制电路，还包括附加脉冲检测器，检测所述计数器的输出值和第一附加脉冲的宽度，其中所述电压控制器根据由所述周期检测器输出的周期检测信号、由所述脉冲宽度检测器输出的脉冲宽度检测信号、由所述附加脉冲检测器输出的附加脉冲检测信号，和由所述附加脉冲寄存器输出的指示第一电压的设置值，控制由所述选择器输出的电压和输出电压的期间。
3.根据权利要求1所述的脉冲宽度调制电路，其中所述的电压生成器由分压电阻电路构成。
4.根据权利要求1所述的脉冲宽度调制电路，其中所述的计数器由加计数器构成。
5.根据权利要求1所述的脉冲宽度调制电路，其中所述的计数器由减计数器构成。
6.根据权利要求1所述的脉冲宽度调制电路，其中所述的附加脉冲寄存器设置该第一附加脉冲的第一电压和第二附加脉冲的第二电压；以及所述的电压控制器控制所述的选择器，以将该第一附加脉冲和该第二附加脉冲顺序添加到所述脉冲宽度的末端。
7.根据权利要求1所述的脉冲宽度调制电路，其中所述的电压控制器控制所述的选择器，以将该第一附加脉冲添加到所述脉冲宽度的起始端。
8.根据权利要求1所述的脉冲宽度调制电路，其中所述的电压控制器控制所述的选择器，以将该第一附加脉冲添加到所述脉冲宽度的起始端和末端。
全文摘要
一种脉冲宽度调制电路，包括计数器、周期寄存器、周期检测器、脉冲宽度寄存器、脉冲宽度检测器，附加脉冲宽度寄存器，电压生成器，选择器，以及电压控制器。电压控制器基于由周期检测器输出的周期检测信号、由脉冲宽度检测器输出的脉冲宽度检测信号，和由附加脉冲寄存器输出的指示第一附加脉冲的第一电压的设置值，控制选择器，以将在第一电压的第一附加脉冲添加到脉冲宽度的末端，从而确定从脉冲宽度调制电路输出的电压和电压输出的期间。
文档编号H03K7/00GK101047372SQ200610128810
公开日2007年10月3日 申请日期2006年8月30日 优先权日2006年3月27日
发明者松井聪 申请人:富士通株式会社