专利名称：具有连续分组校准单元的pll和防止pll解锁的方法
技术领域：
本发明涉及锁相环(PLL)，更特别地，涉及能防止由例如温度的 外部因素导致PLL解锁的、具有连续分组(bank)校准单元的PLL， 以及防止PLL解锁的方法。2. 背景技术图1示出了传统PLL的电路图。如图1所示，传统PLL 10包括主电^各11，其响应于外部时钟信 号Ext—clk和振荡信号Vco—out,丰IT出控制电压Vcon;以及压控振荡 器(VOC) 12，其输出具有对应于控制电压Vcon的频率的振荡信号 Vco—out 。图2示出了当VCO 12不具有分组时，振荡信号的频率范围和控 制电压之间的关系。如图2所示，当VC0 12不具有分组时，控制电压Vcon和响应于 控制电压Vcon输出的振荡信号Vco_out的频率F之间的关系可用线 性方程表示，其杀+率为VCO的增益Kvco。 VCO增益Kvco可由式1 表示。当VCO 12的输出Vco—out覆盖的频率范围AF较宽时，斜率Kvco 不可避免地增大，从而使VCO增益Kvco增大。如果VCO增益Kvco 增大，系统的相位噪声特性将变差。图3示出了当VCO 12具有分组时，振荡信号的频率范围和控制 电压之间的关系。如图3所示，将VCO 12的输出Vco out覆盖的频率范围分为多
个频率范围AF0、 AF1、 AF2……，且其分别由分配给这些频率范围的 分组覆盖。例如，第一频率范围AF0由第一分组BankO覆盖，第二频 率范围AF1由第一分组Bankl覆盖，第三频率范围AF2由第三分组 Bank2覆盖。即使在VCO 12具有低的VCO增益特性时，如果修改相 关的分组，也能覆盖宽的频率范围。从而可改进系统的相位噪声特性。然而，在传统PLL10中，初始确定优选的分组之后，该分组将维 持在相同的状态。因此，仅能在与该分组相关的允许频率范围内对传 统PLL进行操作。尽管最初将系统设定在最优的条件下，但系统还需要适应例如温 度的外部因素的变化。当使用该系统时，系统温度或环境温度发生变 化。在这种情况下，系统的主电路11和VC0 12的特性发生变化，从 而控制电压Vcon也发生变化。如果系统不能处理上述变化，控制电压Vcon可超出最初设定的 预定允许范围，从而可能使PLL10解锁。发明内容本发明提供了一种能防止PLL由例如温度的外部因素导致解锁 的、具有连续分组校准单元的PLL。本发明提供了 一种防止PLL由例如温度的外部因素导致解锁的方法。根据本发明的一个方面，提供了一种锁相环(PLL),包括主电路、 压控振荡器(VCO)、以及连续分组校准单元。主电路响应于外部时钟 信号和振荡信号输出控制电压。VCO响应于控制电压和分组校准信号 输出振荡信号。连续分组校准单元将接收的控制电压与具有至少两个 比较值的窗电压进行比较，以输出分组校准信号。根据本发明的另一个方面，提供了一种防止PLL解锁的方法，所 述方法包括当前分组设定步骤、比较信号输出步骤、分组校准信号输 出步骤、以及重复步骤。在当前分组设定步骤中，设定当前分组。在 比较信号输出步骤中，将从主电路输出的控制电压与具有至少两个比 较值的窗电压进行比较，并输出确定的比较信号。在分组校准信号输
出步骤中，响应于比较信号，输出分组校准信号。在重复步骤中，重 复比较信号输出步骤和分组校准信号输出步骤。根据本发明另一个方面，提供了一种防止PLL解锁的方法，所述方法包括监视步骤、分组校准确定步骤、以及重复步骤。在监视步骤 中，监视响应于外部时钟信号和振荡信号的控制电压输出是否在为窗 电压的允许范围内。在分组校准确定步骤中，基于监视的结果确定是 否需要对分组进行校准，并输出分组校准信号。在重复步骤中，重复 监视步骤和分组校准确定步骤。
通过参照下列附图对示例性的实施方式进行详细描述，本发明的 上述和其它特征和有益效果将更显而易见。图1示出了传统PLL的电5^图；图2示出了在VCO不具有分组的情况下，振荡信号的频率范围和 控制电压之间的关系；图3示出了在VCO具有分组的情况下，振荡信号的频率范围和控 制电压之间的关系；图4示出了根据本发明的实施方式的、具有连续分组校准单元的 PLL的电路图；图5示出了图4的连续分组校准单元和操作的示意图；以及 图6示出了根据本发明的实施方式的、防止PLL解锁的方法的流 程图。
具体实施方式
下面，参照附图介绍本发明的示例性实施方式。图4示出了根据本发明的实施方式的、具有连续分组校准单元的 锁相环(PLL)的电路图。如图4所示，根据本发明的实施方式的PLL 100包括主电路110、 压控振荡器(VCO) 120、以及连续分组校准单元130。主电路110响应于外部时钟信号Ext—clk和振荡信号Vco—out输出
控制电压Vcon。 VCO 120包括覆盖不同频率范围的多个分组(未示 出)。VCO 120响应于控制电压Vcon和分组校准信号Ncal输出振荡 信号Vco—out。每个分组(未示出)包括至少一个电容器。每个分组 指定由相应的分组编号。连续分组校准单元130将从主电路110接收的控制电压Vcon与 窗电压进行比较，以输出分组校准信号Ncal。为进行比较操作，连续 分组校准单元130包括比较器140和分组校准器150。窗电压具有高 比较值Vhi和低比较值Vlo。此外，窗电压可具有更多的比较值。比较器140连续从主电路110接收控制电压Vcon作为输入，并 将控制电压Vcon与窗电压进行比较，以输出比较信号Vd。分组校准器150响应于从比较器140输出的比较信号Vd,输出分 组才交准信号Ncal。图5示出了连续分组校准单元130的操作的示意图。如图5所示，比较器140从主电路110接收控制电压Vcon，并将 控制电压Vcon与高比较值Vhi和低比较值Vlo进行比较。将控制电压Vcon与高和低比较值Vhi和Vlo的比较结果分为以 下三种情况第 一种情况控制电压Vcon大于高比较值Vhi ( Vcon〉Vhi);第二种情况控制电压Vcon小于低比较值Vlo ( Vcon<Vlo );第三种情况控制电压Vcon在高比较值Vhi和低比较值Vlo之 间的范围内(Vlo < Vcon< Vhi )。此外，第三种情况包括控制电压Vcon小于高比较值Vhi并大于 低比较值Vlo ( Vlo<Vcon<Vhi)的情况，以及控制电压Vcon等于高 比较值Vhi或低比较值Vlo (Vcon = Vlo， Vcon = Vhi)的情况。比较器140向分组校准器150输出对应于三种比较结果的不同的 比较信号Vd。在控制电压Vcon处于高比较值Vhi和低比较值Vlo之间(Vlo < Vcon《Vhi)的范围内的第三种情况下，分组校准器150从比较器140 接收对应于比较结果的比较信号Vd,并输出指示维持当前分组的分组 校准信号Ncal。
在控制电压Vcon大于高比较值Vhi ( Vcon>Vhi)的第一种情况 或控制电压Vcon小于低比较值Vlo (Vcon<Vlo)的第二种情况下， 分组校准器150从比较器140接收对应于比较结果的比较信号Vd,并 输出指示要校准当前分组的分组校准信号Ncal。如图5所示，在控制电压Vcon大于高比较值Vhi ( Vcon〉Vhi) 的第一种情况下，比较器140输出其值为"1"的比较信号Vd。在控 制电压Vcon小于低比较值Vlo (Vcon<Vlo)的第二种情况下，比较 器140输出其值为"-l"的比较信号Vd。在控制电压Vcon小于等于 高比较值Vhi且大于等于低比较值Vlo ( Vlo《Vcon《Vhi)的第三种 情况下，比较器140输出其值为"0"的比较信号Vd。即，比较信号 Vd随着比较器140的比较结果变化。当从比较器140接收其值为"0"的比较信号Vd时，分组校准器 150输出分组校准信号Ncal，指示将维持当前分组。当从比较器140接收其值为"r或"-r的比较信号vd时，分组校准器i50输出指示要^f交准当前分组的分组^^交准信号Ncal。作为实施例，可按照从分组覆盖的高频率到分组覆盖的低频率的 顺序指定分组编号。在这种情况下，当分组校准器150接收其值为"1" 的比较信号Vd时，分组校准器150输出分组校准信号，指示将当前 分组校准为覆盖较高频率的分組(bank = bank-l )。反之，当分组校准 器150接收具有其值为"-l"的比较信号Vd时，分组校准器输出分组 校准信号，指示将当前分组校准为覆盖较低频率的分组(bank = bank + 1)。也就是，从分组校准器150输出的分组校准信号Ncal指示将维持 VCO 120的当前分组或将其校准为不同的分组。现在，参照图4和图5介绍根据本发明的实施方式的、具有连续 分组校准单元的PLL 100。在图4所示的PLL中，当控制电压Vcon处于预定的允许范围内 时，将PLL IOO初始设定到对应于该允许范围的最佳分组。当控制电压Vcon由于外部环境的变化而超出允许范围时，根据 外部环境的变化，通过使用初始设定的最佳分组进行操作的PLL 100
对分组进行校准。对于校准来说，从主电路110输出控制电压Vcon (图4中的①)。将控制电压Vcon与窗电压Vhi和Vlo比较，并输出 确定的比较信号Vd (图4中的②)。响应于比较信号Vd，输出分组校 准信号Ncal (图4中的③)。通过重复进行比较和校准，即使控制电压Vcon由于例如温度的 外部因素而超出允许范围，也可对分组立即进行校准，以使得控制电 压Vcon处于允许的范围内。从而使得PLL 100可稳定进行操作。图6示出了#4居本发明的实施方式的、防止PLL 100解锁的方法 的流程图。如图6所示，防止PLL 100解锁的方法包括初始分组设定步骤 S100、监视步骤S110、分组校准确定步骤S120、以及重复步骤S130。在初始分组设定步骤S100中，设定初始分组，以使得将响应于外 部时钟信号Ext—clk和振荡信号Vco—out的控制电压Vcon l命出处于预 定的允许范围内(窗电压的范围内)。在初始分组设定步骤，可使用二 进制搜索算法。在监视步骤S110中，不断地监视响应于外部时钟信号Ext—elk和 振荡信号Vco一out的控制电压Vcon输出在初始分组设定步骤S100之 后是否处于预定的允许范围内。更具体地，在监^L步骤S110中，将控制电压Vcon与具有至少两 个比较值的窗电压(例如，窗电压具有高和低比较值Vhi和Vlo)进 行比较，并输出确定的比较信号Vd。如下为所述比较和比较结果的实 施例。作为控制电压Vcon与高比较值Vhi的比较结果，当控制电压Vcon 大于高比较值Vhi ( Vcon〉Vhi)时，输出相应的比较信号Vd。作为控制电压Vcon与低比较值Vlo的比较结果，当控制电压Vcon 小于低比较值Vhi ( Vcon<Vlo )时，输出相应的比较信号Vd。作为控制电压Vcon与高和低比较值Vhi和Vlo的比较结果，当 控制电压Vcon小于等于高比较值Vhi并大于等于低比较值Vlo (Vlo 《Vcon < Vhi)时，输出相应的比较信号Vd。在分组校准确定步骤S120，基于监视步骤S110的结果确定是否
需要进行分组校准，并输出分组校准信号Ncal。分组校准信号Ncal是指示将对分组进行校准的信号、或指示将进 行监视而不进行分组校准的信号。当控制电压Vcon处于预定的允许范围内时，即，当控制电压Vcon 小于等于高比较值Vhi并大于等于低比较值Vlo ( Vlo < Vcon < Vhi) 时，输出指示将维持分组的分组校准信号。反之，当控制电压Vcon不处于预定的允许范围内时，即，当控 制电压Vcon大于高比较值Vhi ( Vcon〉Vhi)或小于低比较值Vhi (Vcon<Vlo)时，输出指示将对分组进行校准的分组校准信号。在重复步骤S130，重复监一见步骤S110和分组;欧准确定步骤S120。在根据本发明的具有连续分组校准单元的PLL中，即使控制电压 随例如温度的外部因素变化，VCO的分组也可立即进行适当4交准以防 止PLL解锁，从而可改善VCO的输出特性。尽管参照示例性的实施方式对本发明进行特别的描述和介绍，但 本领域技术人员可理解，不脱离由权利要求限定的精神和范围的情况 下，本发明在形式和细节上可具有各种变化。
权利要求
1.一种锁相环，包括主电路，其响应于外部时钟信号和振荡信号，输出控制电压；压控振荡器，其响应于分组校准信号和所述控制电压，输出所述振荡信号；以及连续分组校准单元，其将接收到的所述控制电压与具有至少两个比较值的窗电压进行比较，以输出所述分组校准信号。
2. 如权利要求1所述的锁相环，其中所述连续分组校准单元包括 比较器，其将所述控制电压与所述窗电压进行比较，以输出确定的比较信号；以及分组校准器，其响应于所述比较信号输出所述分组校准信号。
3. 如权利要求2所述的锁相环，其中，所述比较器连续地从所述 主电路接收所述控制电压作为输入。
4. 如权利要求2所述的锁相环，其中，所述窗电压具有高和低比 较值。
5. 如权利要求4所述的锁相环，其中，所述比较器确定的比较结 果包括所述控制电压大于所述高比较值(高比较值<控制电压)的比较结果；所述控制电压小于所述低比较值(低比较值〉控制电压)的比较结果；以及所述控制电压小于等于所述高比较值并大于等于所述低比较值 (低比较值《控制电压《高比较值)的比较结果，以及其中，对应于所述比较结果，所述比较器输出不同的比较信号。
6. 如权利要求5所述的锁相环，其中，当所述控制电压小于等于所述高比较值并大于等于所述低 比较值时，所述分组校准器输出指示维持所述分组的分组校准信号； 以及其中，当所述控制电压大于所述高比较值或小于所述低比较值时， 所述分组校准器输出指示将对所述分组进行校准的分组校准信号。
7. —种防止权利要求1所述的锁相环解锁的方法，所述方法包括 以下步骤(a) 设定初始分组；(b) 将从所述主电路输出的控制电压与具有至少两个比较值的窗 电压进行比较，并输出确定的比较信号；(c) 响应于所述比较信号，输出所述分组校准信号；以及(d) 重复所述步骤(b)和所述步骤(c)。
8. 如权利要求7所述的方法，其中，所述窗电压具有高和低比较值。
9. 如权利要求8所述的方法，其中，所述步骤(b)包括以下步骤(bl)对应于所述控制电压大于所述上方比较值的比较结果，输 出所述比较信号；(b2)对应于所述控制电压小于所述下方比较值的比较结果，输 出所述比较信号；以及(b3)对应于除了所述步骤(bl)和所述步骤(b2)对应的所述 比较结果之外的比较结果，输出所述比较信号。
10. 如权利要求9所述的方法，其中，在所述步骤(c)中，响应 于所述比较信号，输出指示将维持所述分组或将对所述分组进行校准 的分组校准信号。
11. 如权利要求IO所述的方法，其中，在所述步骤(c)中，当所述控制电压小于等于所述高比较 值并大于等于所述低比较值时，输出指示将维持所述分组的所述分组 校准信号；以及其中，在所述步骤(c)中，当所述控制电压大于所述高比较值或 小于所述低比较值时，输出指示将对所述分组进行校准的所述分组校 准信号。
12. —种防止锁相环解锁的方法，所述方法包括以下步骤(a )监视响应于外部时钟信号和振荡电压的控制电压是否处于预 定的允许范围内，所述预定的允许范围为窗电压；(b) 基于所述监视的结果，确定是否需要对分组进行校准，并输 出分组校准信号；以及(c) 重复所述步骤(a)和所述步骤(b)。
13. 如权利要求12所述的方法，其中，在所述步骤(a)中，将 确定的比较信号。
14. 如权利要求12所述的方法，其中，在所述步骤(b)中，当所述控制电压处于所述允许范围内 时，输出指示将维持所述分组的所述分组校准信号；以及其中，在所述步骤(b)中，当所述控制电压不处于所述允许范围 内时，输出指示将对所述分组进行校准的所述分组校准信号。
15. 如权利要求13所述的方法，其中，所述窗电压具有高和低比 较值。
16. 如权利要求15所述的方法，其中，所述步骤(a)包括以下 步骤(al)对应于所述控制电压大于所述高比较值的比较结果，输出 所述比较信号；(a2)对应于所述控制电压小于所述低比较值的比较结果，输出 所述比较信号；以及(a3)对应于除了所述步骤(al )和所述步骤(a2)对应的所述 比较结果之外的比较结果，输出所述比较信号。
17.如权利要求16所述的方法，其中，在所述步骤(b)中，当所述控制电压小于等于所述高比较 值并大于等于所述低比较值时，输出指示将维持所述分组的所述分组 校准信号；以及其中，在所述步骤(b)中，当所述控制电压大于所述高比较值或 小于所述低比较值时，输出指示将对所述分组进行校准的所述分组校 准信号。
全文摘要
提出了一种具有连续分组(bank)校准单元的锁相环(PLL)以及防止该锁相环解锁的方法。该锁相环包括主电路、压控振荡器(VCO)、以及连续分组校准单元。主电路响应于外部时钟信号和振荡信号，输出控制电压。VCO响应于控制电压和分组校准信号，输出振荡信号。连续分组校准单元将接收的控制电压与具有至少两个比较值的窗电压进行比较，以输出分组校准信号。在具有连续分组校准单元的PLL中，即使控制电压随例如温度的外部因素变化，也可立即对VCO的分组进行适当的校准以防止PLL解锁，从而可改善VCO的输出特性。
文档编号H03L1/00GK101162903SQ200710164170
公开日2008年4月16日 申请日期2007年10月8日 优先权日2006年10月12日
发明者宋炫智, 林奎炫, 金暻禄 申请人:芯光飞株式会社