专利名称：D类放大器的制作方法
技术领域：
本发明涉及一种D类放大器。
背景技术：
D类放大器由于其高效性被广泛用于现代设备中。如图la所示， 普通D类输出级包括一个高端开关MH和一个低端开关输出信 号是一系列脉冲信号，这些脉冲信号的最大值与正供电电压Vdd相 等，最小值与负供电电压(即Vss)相等。 一般来说，输出级的最大 供电电压与最大过程电压相等，并且一般由栅极击穿电压决定。源漏 电压可处理更大的电压。当供电电压必须大于最大过程电压时，可使 用如图lb所示的串联输出级。加入两个串联的晶体管(即MLC、MHC)， 这两个晶体管使供电电压在两个MOS晶体管上分配。当输出电压等 于正供电电压Vdd时，电压被分配到Mls和Mlc上，当输出电压等 于负供电电压Vss时，电压被分配到Mhs和Mhc上。已知几种用于 如图la所示的单晶体管的解决方案。应当以供电电压Vdd与Vss之 间无涡流(cross current)即无短路的方式来驱动晶体管，短路会由 于高端和低端晶体管都导通而导致。目前，有三种方法来解决这个问 题
1. 在图la中的高端驱动信号Input high与低端驱动信号Input low之间加入一个时延。这样，首先低端功率晶体管M!j每被截 止；然后等待以确认低端功率晶体管截止；再导通高端晶体管
(MH)，反之亦然。
2. 在功率晶体管(M^和Mh)处使用交换信号检测电路来产生 表示这些晶体管何时导通或截止的信号。用这些信号驱动相对 的晶体管。
3. 使用如US-A-2005/0218988中所示的零死区时间。 第一种和第二种解决方案都有一个缺点他们将使系统增加死
4区时间，即两个功率晶体管Ml和MH均截止的时间。这将导致更差
的性能，如音频放大器中THD的增加。
使用如图lb所示的串联输出级，在上述解决方案中输出信号的 脉冲波前(flank)不受控制，这将会增加高次谐波信号，从而导致 EMI问题。此外，在输出转变期间，参考电压VtabL和VtabH必须 处理较大的尖峰电流。
由于输出斜率不可控，必须处理较大的失真和EMI问题，因此 当前的解决方案存在一些缺陷。此外，串联晶体管的充电和放电将非 常快，从而导致在串联晶体管的栅极处产生较大的电流尖峰。串联晶 体管与一个内部偏压源连接。为了不大幅度地提升这些偏压，该偏压 源的输出阻抗必须很低。它将消耗供电电流。
图2给出US-A-2005/0218988中提出的当前驱动器技术方案的 仿真结果。
首先，考虑单功率输出级，例如具有如US-A-2005/0218988A1 中所描述的零死区时间的开关。倒相器Mdlr/Mdls和Mdhr/Mdhs驱 动图3所示的功率晶体管Ml和Mh。为了确保无涡流以及零死区时 间，倒相器的尺寸是至关重要的。在输出的转变期间，可确定几个工 作区。在这个例子中，没有负载连接到输出端。以驱动电压Vdrive 为高开始，因此输出电压Vout为高，大约为Vdd。通过将输出转变 为低，即Vout等于Vss，驱动电压Vdrive在to时刻将被设置为低。
高端功率晶体管MH的总的栅极电容C^必须放电，同时低端功率晶
体管ML的总的栅极电容C^必须充电。高端寄生电容Cgsh的放电将 伴随着高端功率晶体管MH的电压从最大电压到阈值电压的改变。低 端电容C^的充电将使低端晶体管ML的电压从Vss到阈值电压改变。
这将决定高端放电和低端充电的驱动器分量Mdhr和M化之间的比率。
这样，高端晶体管Mh截止，低端晶体管ML导通，输出电压Vout
变为VSS。这由低端晶体管的充电驱动电流Id,McOs和低端晶体管ML
的栅漏电容器Cdg,完成，产生线性输出变换(1一 = ^)。低端晶体 管ML的栅极电压保持在阈值电压VTL。
最后，在低端栅极电压达到导致功率晶体管Mt的导通电阻最小的最大电压Vdd之前，低端栅极电压将一直上升。输出电压Vou从 VSS到Vdd的改变遵循相同的过程。当驱动器的电流独立于供电电压 时，输出的改变dV/dt也独立于供电电压。
发明内容
因此，需要提供一种输出电压呈线性变化并且因此EMI得以减 小的功率放大器。本发明通过独立权利要求来限定。从属权利要求限
定了有利的实施例。
该目的通过一种功率放大器实现，该功率放大器包括 第一晶体管，具有第一控制终端和第一主电流路径，第一主电
流路径连接于第一供电终端与第一节点之间；
第二晶体管，具有第二控制终端和第二主电流路径，第二主电
流路径连接于第二供电终端和第二节点之间；
第一受控电阻器，连接于放大器的第一节点和输出节点之间； 第二受控电阻器，连接于放大器的第二节点和输出节点之间； 由第一驱动器控制的第一晶体管，第一驱动器包括电平移动电
路；以及
由第二驱动器控制的第二晶体管，第二驱动器包括时延电路。 在已知的解决方案中，为了得到独立于供电电压的恒定的输出 变化dV/dt，驱动器电流应该独立于供电电压。这意味着功率晶体管 的驱动器的驱动信号应该有一个固定的值。为此，为了驱动高端功率 晶体管，驱动信号移位到一个更高的电平。电平移位器可以达到这个 目的。但是，这也将给高端驱动器电路的驱动信号增加一些时延。因 此，在低端路径增加一个时延来补偿这个影响。
在本发明的一个实施例中，功率放大器还包括连接于第一控 制终端和输出节点之间的第一电容器；连接于第二控制终端与输出节 点之间的第二电容器。这样，驱动器的各个充电电流控制着输出电压。 首先，它对第一电容器或第二电容器进行充电，直到另一个串联晶体 管截止为止；其次，它对所述电容器和被驱动的开关晶体管的总的栅 极电容进行充电，从而导致两个不同的输出电压变化斜率。在本发明的另一个实施例中，功率放大器还包括连接于第一 控制终端和第二节点之间的第一电容器；连接于第二控制终端和第一 节点之间的第二电容器。在前一个实施例中，使用了零死区时间技术 来控制输出电压的脉冲前端。尽管如此，还可以进行改进。功率放大 器的输出信号从高到低的切换会导致高端开关晶体管截止，低端开关 晶体管导通，高端串联晶体管仍然处于它的线性区间。输出电压在低 端串联晶体管进入线性区间的时刻弯折。利用这个效果，可通过提供
所述电容器完全控制输出电压。优选地，这些电容器的值与开关晶体 管的栅漏电容匹配。这将导致输出电压的线性变化，其中斜率可以由 驱动电流控制。
在本发明的一个实施例中，第一和第二驱动器分别包括第一和 第二受控电流源，第一和第二受控电流源分别连接到电平移位电路和 时延电路，第一受控电流源向第二节点和第一节点提供电流，第二受 控电流源向第一节点和第二节点提供电流。由于在输出电压转变期间 第一和第二电容器之间电容的分配，以及晶体管的寄生电容，第一和 第二节点的电压可能增加。因此，可以从上述节点减去一个小电流， 以避免电压的这种增加。受控电流源可达到这个目的。
优选地，受控电阻器是MOS晶体管，但是也可以使用双极晶体 管。第一电流源通过第一倒相器连接到电平移位电路，并且其中第二 电流源通过第二倒相器连接到时延电路。
通过附图的示范性描述，以上及其他优点将是显然的，其中
图la示出了现有技术的D类放大器；
图lb示出了现有技术的串联D类放大器；
图2详细示出了现有的D类放大器；
图3示出了根据本发明的一种功率放大器；
图4示出了根据本发明的功率放大器的一个实施例；
图5示出了根据本发明的功率放大器的另一个实施例；以及
图6示出了根据本发明的功率放大器的一个更详细的实施例。
具体实施例方式
图3示出了根据本发明的一种功率放大器，其包括第一晶体 管MHS，第一晶体管MHs包括第一控制终端和第一主电流路径，第
一主电流路径连接于第一供电终端Vdd和第一节点VH之间；第二晶 体管Mls，第二晶体管mls包括第二控制终端和第二主电流路径，第 二主电流路径连接于第二供电终端VSS和第二节点V^之间；第一受 控电阻器MHc，连接于第一节点和放大器的输出节点Vout之间；第 二受控电阻器MLC，连接于第二节点和放大器的输出节点V0Ut之间；
第一驱动器，包括电平移位电路，第一驱动器对第一晶体管进行控制；
和第二驱动器，包括时延电路，第二驱动器对第二晶体管进行控制。
与现有技术的功率放大器比较，图3所示的放大器在切换期间 具有大致相同的工作区间。增加一个额外的区间(tl， t2)。在tl与 t2之间，高端开关功率晶体管MHs截止，低端开关晶体管MLs导通， 输出从约Vdd转变到Vss。由于栅源电容Cg^的充电，高端串联晶
体管MHC仍然在运行，电容Cgshe必须放电。在tl与t2期间，晶体
管MHC仍工作在线性区间，因此要求输出电压改变。放电电流由低 端串朕晶体管Mlc提供。由于输出电压Vout的改变，和因此而改变 的低端串联晶体管Mtc的漏电压，通过MHc的电流将发生改变。这 导出一个输出电压Vout的二次函数。当高端串联晶体管Mhc也被截 止时，低端串联晶体管Mlc将工作在其线性区间，这时，输出电压 由低端驱动器Mdls的充电电流和低端开关晶体管Mlc的栅漏电容 Cd^来决定，即密勒效应。为了得到与供电电压无关的恒定输出变化 dV/dt，驱动器电流应与供电电压无关。这意味着功率放大器的驱动 器的驱动信号应该具有一个固定的值，并在Vss与V出和Vdd-Vdh与 Vdd之间进行切换。此外，为了驱动高端功率晶体管MHs，驱动信号 Vdrive应该移位到一个更高的电平。这通过电平移位器完成。但是， 电平移位也会使高端驱动器电路M^和Mdhs的驱动信号增加一些时 延。因此，必须在低端路径增加一个定时时延来补偿这个影响。
显然，这仍然不能受到最优化的控制；定时取决于串联晶体管MHC和MLC的寄生栅极电容Cgshe和Cgsk的剩余电荷，并且输出电压
分两步发生变化，以增加更高的频率响应。此外，在tl-t2和t5-t6之
间的急剧转变期间，串联晶体管Mhc和mlc的栅极电流将很大。这
意味着参考电压VtabL和VtabH的输出电阻必须很低，从而导致这 些参考电压VtabL和VtabH的更大的静态电流。
图4示出了根据本发明的功率放大器的一个实施例。 增加两个电容器可改进如图3所示的功率放大器。这将消除输 出电压的二次函数。在如图2所示的单晶体管输出级中，输出脉冲前 端根据密勒效应由M^或Mdhs的充电电流和晶体管的总的栅极电容 器C^或Cgsh控制。使用如图3所示的串联晶体管Mw和Mhc，可 以消除密勒效应，但是在串联晶体管Mlc和mhc上增加额外的如图 4所示的电容器Cu和CHs将再次产生密勒效应。输出电压Vout再次 受驱动器充电电流IdMd^和IdMdhs的控制。首先，驱动器的充电电流 对额外电容器Cls或C^进行充电，直到相对的串联晶体管Mhc或
mlc截止为止。其次，其对额外电容器Cls或CHS和被驱动的开关晶
体管MlS或MHS的总的栅极电容器Cgsls或Cgshs都进行充电。这决定 了两个不同的输出电压变化斜率，如图4所示。虽然切换得到了更好 的控制，但是仍然可以看到输出电压中有一个弯折，输出dV/dt发生 了 2倍的变化。
图5示出根据本发明的功率放大器的另一个实施例。 如图4所示的功率放大器同样使用零死区时间技术已经控制了 输出电压Vout的脉冲波前(flank)。但是，仍然可以改进，以获得 一个更好的输出级的切换。当高端开关晶体管Mhs截止，且低端开
关晶体管mls导通时，高端串联晶体管mhc仍在其线性区间。输出
电压在低端串联晶体管进入线性区间的时刻弯折。利用这个结 果，通过连接如图5所示的额外电容器Cu和CHS，可完全控制输出 电压。这些电容器的值优选地与开关晶体管Mls和MLC的栅漏电容 器Cdgls和Cdghs相匹配。这导致输出电压的线性改变d V/dt是恒定的，
其中斜率可由驱动器电流IdM化和I掘dhs控制。由额外的电容器CHS
或Cts和开关晶体管Mhs或MLs的寄生电容器控制的斜率转接时刻将由串联参考电压VtabL和VtabH控制。为了获得一个更好的没有 任何干扰的输出电压Vout的斜率，这两个参考电压VtabL和VtabH
之间的差应如等式1所示。
<formula>formula see original document page 10</formula>
VT,NMOS必须与晶体管MlC的VT匹配，VT，PM0S必须与晶体管 Mhc的Vt匹配，其中索引T表示阈值电压。为了使功率晶体管MLs、 MLC、 Mhc和MHs上的供电电压最优分配，串联参考电压VtabL和 VtabH设置为约供电电压的一半，但这并不是必须的。如等式2、 3 所示可为一个可行的分布。
<formula>formula see original document page 10</formula>
需要注意，阈值电压Vt,腿os和VT,pmos将受晶体管的体效应影 响，这是因为电源没有连接到低供电电压VSS。额外的电容器cls和
C貼以总供电电压Vdd-Vss来工作。可能使用多电容器。在这种情况
下，使用两个串联的电容器。分压器可被用于控制这些电容器之间的 串联连接处的电压。还可以使用金属电容器。这些电容器可能不能完
全地与晶体管MLS和MHS的栅漏电容器Cdgls和Cdghs匹配，但是它们 仍然控制着输出电压Vout。 一方面这些电容器Cdgls、 Cdghs之间的不
匹配以及另一方面CLS、 CHS之间的不匹配将导致输出电压转变的一 个小的弯折。由于输出电压Vout转变期间的如CHS、 Cdg^与Cgsk之 间和Cu、 (^咖与Cgshc之间的电容分配，内部电压Vl和Vh将増加。 因此，如图6所示，减去一个小电流，这可通过一个倒相器和一个小
晶体管来实现，倒相器高端Mdvhr和Mdvhs、低端MdWr和Mdvls，小 晶体管高端Mdvhe、低端Mdvk。控制晶体管Mdvk和Mdvhe的电流将
仅在输出电压Vout的转变期间有贡献。
显然，本发明的保护范围并不限于这里所描述的实施例。本发 明的保护范围也不受权利要求中的参考标号的限制。词语"包括"不 排除未在权利要求书中列出的其他部分。元件前面的词语"一个"不 排除多个元件。形成本发明的一部分的设备可以通过专用硬件的形式或一种可编程处理器的形式来实现。本发明存在于每个新特征或特征 的组合中。
权利要求
1.一种功率放大器，包括第一晶体管(MHS)，具有第一控制终端和第一主电流路径，第一主电流路径连接于第一供电终端(Vdd)和第一节点(VH)之间；第二晶体管(MLS)，具有第二控制终端和第二主电流路径，第二主电流路径连接于第二供电终端(Vss)和第二节点(VL)之间；第一受控电阻器(MHC)，连接于放大器的第一节点和输出节点(Vout)之间；第二受控电阻器(MLC)，连接于放大器的第二节点和输出节点(Vout)之间；受第一驱动器控制的第一晶体管，第一驱动器包括电平移位电路；和受第二驱动器控制的第二晶体管，第二驱动器包括时延电路。
2. 如权利要求1所述的功率放大器，还包括第一电容器，连 接于第一控制终端和输出节点之间；第二电容器，连接于第二控制终 端和输出节点之间。
3. 如权利要求1所述的功率放大器，还包括第一电容器，连 接于第一控制终端和第二节点之间；第二电容器，连接于第二控制终 端和第一节点之间。
4. 如前述权利要求之一所述的功率放大器，其中，第一驱动器 和第二驱动器分别包括第一受控电流源(Mdvhe)和第二受控电流源(Mdvle)，第一受控电流源连接到电平移位电路，第二受控电流源 连接到时延电路，第一受控电流源为第二节点和第一节点提供电流， 第二受控电流源为第一节点和第二节点提供电流。
5. 如前述权利要求之一所述的功率放大器，其中，第一受控电阻器(MHC)和第二受控电阻器(MLC)均为MOS晶体管。
6. 如权利要求4或5所述的功率放大器，其中，第一电流源通 过第一倒相器连接到电平移位电路，以及其中第二电流源通过第二倒 相器连接到时延电路。
7. 如前述权利要求之一所述的功率放大器，其中，第一电容器 和第二电容器分别等于第一晶体管和第二晶体管的栅漏电容。
8. —种集成电路，其包括前述权利要求之一所述的功率放大器。
全文摘要
本发明描述了一种功率放大器，该功率放大器包括第一晶体管(M<sub>HS</sub>)，其具有第一控制终端和第一主电流路径，第一主电流路径连接于第一供电终端(Vdd)和第一节点(V<sub>H</sub>)之间；第二晶体管(M<sub>LS</sub>)，其具有第二控制终端和第二主电流路径，第二主电流路径连接于第二供电终端(Vss)和第二节点(V<sub>L</sub>)之间；第一受控电阻器(M<sub>HC</sub>)，该电阻器连接于第一节点和放大器的输出节点(Vout)之间；第二受控电阻器(M<sub>LC</sub>)，该电阻器连接于第二节点和放大器的输出节点(Vout)之间；受控于第一驱动器的第一晶体管，第一驱动器包括一个电平移位电路；和受控于第二驱动器的第二晶体管，第二驱动器包括一个时延电路。
文档编号H03F3/217GK101569091SQ200780042538
公开日2009年10月28日 申请日期2007年11月14日 优先权日2006年11月17日
发明者罗兰德·巴斯滕 申请人:Nxp股份有限公司