专利名称：与输入输出重置共享的运算放大器的制作方法
技术领域：
一般而言，本发明涉及电子电路；更具体但不是唯一的，本发明涉及开关电容 (switched capacitor)增益放大器和晶体管运算模数转换器(Pipelined Algorithmic Analog to Digital Converter)。
背景技术：
晶体管运算模数转换器由于具有中间的速度和分辨率，其应用相对简单，成本低 廉，因而用于多种不同的应用场合，包括图像传感器、通讯和电视。运算放大器是晶体管运 算模数转换器的每一阶段都存在的部件。晶体管运算模数转换器的主要功耗发生在运算放 大器，因此需要运算放大器的共享以实现使用的运算放大器数目最小化。然而，如果不利用 重置阶段来消除运算放大器共享结构在前阶段所残留的信号，某一阶段的放大过程可能会 受之前阶段中、存储在运算放大器输入对的电容中的残留信号的影响。当存在大的输入信 号时，这个问题变得更加严重，例如，当图像传感器的像素暴露于强光中，形成白色的像素， 其既可能被非正常转换，又可能影响后面像素的转换。这是称之为记忆效应的现象的一个 例子。一种减少晶体管运算模数转换器中记忆效应出现的方法是在时钟周期中插入一 个充电重置阶段(charge-reset phase) 0然而，这样会降低晶体管运算模数转换器的时钟频率。
发明内容
本发明提供了一种具有两对差分输入的运算放大器，其可与输入开关电容网络一 起使用。该运算放大器具有重置装置，以在放大第一对差分输入时对第二对差分输入进 行重置，并且在放大第二对差分输入时对第一对差分输入进行重置，以降低电子电路的记 忆效应。在一实施方式中，放大器具有另外的重置装置，以在放大第一对差分输入的前期 (prophase)和放大第二对差分输入的前期对输出进行重置。在一实施方式中，运算放大器具有四个输入，即第一和第二输入对，并只输出一对 差分输出信号。可提供定时电路，以生成不重叠的时钟信号。由不重叠的时钟信号控制的 输入开关电容网络是如此配置的，在第一阶段中运算放大器放大第一对差分输入信号，而 在第二阶段中运算放大器放大第二对差分输入信号。可提供第一输入重置开关装置和第二 输入重置开关装置以重置放大器输入，其中，第一输入重置开关装置连接于第一对差分输 入信号和参考信号(reference signal，基准信号)之间，第二输入重置开关装置连接于第 二对差分输入信号和参考信号之间。在一实施方式中，可提供其它的重置装置和信号，以在
4不同放大阶段之间对放大器的输出进行重置。
下面结合附图进行详细地说明，以更全面地理解本发明的实施方式。在所有的附 图中，相同的附图标记表示相同的部件。图1显示了根据本发明一实施方式的开关电容增益放大器，其运算放大器与输入 和输出重置共享，；图2显示了根据本发明一实施方式的开关电容增益放大器的定时原理图和与输 入输出重置共享的运算放大器；图3显示了根据本发明一实施方式的两级运算放大器的原理图。
具体实施例方式此处描述的实施方式公开了开关电容增益放大器，其带有与输入和输出重置共享 的运算放大器。在以下的描述中对大量的细节特征进行说明，以提供对本实施方式的全面 了解。相关领域的技术人员可以认识到，不使用一个或多个细节特征，而使用其它的方法、 部件、材料等等，也能实现这里所描述的技术。与只具有一对差分输入的运算放大器不同，本发明所公开的运算放大器具有两对 差分输入，即ΙΝΡ0-ΙΝΝ0和INP1-INN1，进而实现输入重置以及输出重置，而不必在运算放 大器的时钟周期之间插入单独的重置阶段。如果在运算放大器的时钟周期之间插入重置阶 段，使用运算放大器的功能模块的操作——例如晶体管运算的模数转换器，可能不是最优， 因为单独的重置阶段需要时间。在晶体管运算的模数转换器中使用本发明公开的运算放大 器，可能会提高晶体管运算模数转换器运行的时钟频率。本发明的放大器中，开关电容网络的输出以及运算放大器的差分输入，是利用开 关113、114、113A、114A进行重置的，这些开关选择性地将一对差分输入连接到一起，并连 接到参考信号VREFC。利用输出重置开关116对运算放大器的输出进行重置，开关116选择 性地将差分输出信号VON、VOP连接到一起。开关电容网络连接到运算放大器的输入，并使电容对111和112、11IA和112A、109 和110、109A和IlOA连接到开关电容网络的每个输入，使开关对101和102、103和104,105 和 106、107 和 108、IOlA 禾口 102AU03A 和 104AU05A 和 106A、107A 禾口 108A 连接到每个电 容。如图1所示，每对开关由两个相位时钟信号(PHl和PH2)中的一个所控制。如图2所 示，两个相位时钟信号PHl和PH2不重叠。在第一阶段220中，相位时钟信号PHl和PH2轮 流取样差分输入信号VIN和VIP至开关电容网络的电容；并在第二阶段210中，使放大器放 大取样的差分输入信号之间的差异。类似地，在第二阶段210中，再次取样输入信号VIN和 VIP至开关电容网络的电容，并在接下来的第一阶段220中，运算放大器放大取样的差分输 入信号之间的差异；第一阶段和第二阶段交替出现。在两个阶段中，增益由开关电容网络的 电容比确定，例如在第二阶段中电容111与电容112的比以及电容IllA与电容112A的比； 类似地，在第一阶段中由电容109与电容110的比以及电容109A与电容IlOA的比确定增益。如图3所示，并参考图2，在第一阶段220中，当PHlB为高时，来自开关电容网络的差分信号对ΙΝΡ0-ΙΝΝ0通过差分对311、311A被放大，并且被选择器313、313A选择；在 第二阶段210中，当PH2B为高时，差分信号对INP1-INN1被差分对314、314A放大，并且被 选择器316、316A启动。类似地，在第二阶段中，当PHl为高时，第一差分对重置装置312、 312A运行，以重置差分对311和311A、选择器313和313A之间的中间节点；在第一阶段中， 当PH2为高时，第二差分对重置装置315、315A运行，以重置差分对314和314A、选择器316 和316A之间的中间节点。控制信号PH1_0和PH2_0同样为非重叠的控制信号，尽管PH1_0重叠于PH1，PH2_0 重叠于PH2。在运算放大器不放大取样的差分输入信号的阶段，非重叠的控制信号PH1_0和 PH2_0重置运算放大器的一对差分输入。在本实施方式中，如图2所示，当时钟信号PHl有效(断言，asserted)，则控制信 号PH1_0有效；并且在时钟信号PHl的下降边缘之前，PH1_0撤销(deasserted)。相似的逻 辑适用于控制信号PH2_0和时钟信号PH2。在其它实施方式中，只要控制信号PH1_0不与时 钟信号PH2重叠，控制信号PH1_0可能在时钟信号PHl的上升边缘之前有效，和/或可能在 时钟信号PHl的下降边缘之后撤销。同样地，相似的逻辑适用于控制信号PH2_0，其可能在 时钟信号PH2的上升边缘之前有效，和/或可能在时钟信号PH2的下降边缘之后撤销，只要 时钟信号PHl有效时，控制信号PH2_0就不是有效的。在每一个时钟周期中，运算放大器的 每个差分输入对重置一次，运算放大器的差分输出重置两次。具有两对差分输入的运算放 大器允许在不增加运算放大器的时钟周期的情况下，频繁重置其输入输出。更详细地，图1显示了开关电容增益放大器，其具有输入输出重置共享的运算放 大器。运算放大器115具有两个差分输入对，INPO和INNO、INPl和INNl。注意由于运算 放大器115是差分的，将只描述差分输入对的一侧。在开关电容网络中，连接到运算放大器 115之第一差分输入的每个元件，都有一个相应地连接到运算放大器115的第二差分输入 的元件。第一和第二差分输入组成一个差分输入对。例如，开关101连接差分输出信号VON 到运算放大器115的差分输入信号ΙΝΡ0，开关IOlA连接差分输出信号VOP到运算放大器 115的差分输入信号ΙΝΝ0。同样的逻辑适用于开关电容网络102A到114A的元件。输入INPO和INPl连接到开关电容子网络，该子网络包括开关101-108和电容 109-112。如图1所示，每个电容连接两个开关，开关101和102连接电容109，开关103和 104连接电容110，开关105和106连接电容111，开关107和108连接电容112。开关101 到108由不重叠的时钟信号PHl和PH2控制。开关113和114分别连接INPO和INPl中 的一个到参考信号VREFC以重置信号。开关116连接到运算放大器115的差分输出VON和 VOP之间。当信号有效时，该信号控制的开关关闭；当信号撤销时，该信号控制的开关开启。 在本实施方式中，所使用的开关是NMOS晶体管，可以认识到，时钟信号PHl、PH2和控制信号 PHlJK PH2_0为高态有效信号(active-high signal) 0在本发明的其它实施方式中，使用 的开关(包括开关电容网络)可以是PMOS晶体管，在这种情况下，时钟信号PHI、PH2和控 制信号PH1_0、PH2_0倒转为低态有效信号(active-low signal) 0在本发明的其它实施方 式中，使用的开关(包括开关电容网络)还可以使用PMOS晶体管和NMOS晶体管的组合，这 样控制NMOS晶体管的时钟信号为高态有效，控制PMOS晶体管的时钟信号为低态有效，以使 运算放大器115获得两个不重叠的阶段。
图2中的时间间隔210为时钟信号PHl有效而时钟信号PH2被撤销的阶段。在该 阶段中，开关102和104关闭，输入信号VIN被取样并存储在电容109和110中。在该阶段 中，控制信号PH1_0有效，运算放大器的输入INPO用参考信号VREFC进行重置。开关105 和107也关闭，运算放大器115的输出VON在电容111中被取样，而参考信号REF_0UTm在 电容112中被取样。电容111和112，和运算放大器115 —起，形成一个开关电容增益放大 器，其增益由电容112的电容量与电容111的电容量的比值决定。还是在该阶段中，输入信 号VIN在电容109和110中被取样。在所公开的实施方式中，控制信号PH1_0恰好在时钟 信号PHl的下降边缘之前撤销。然而在其它实施方式中，只要当时钟信号PH2有效时控制 信号PH1_0不是有效，那么，控制信号PH1_0可以在时钟信号PHl的上升边缘之前有效，和 /或在时钟信号PHl的下降边缘之后撤销。图2中的时间间隔220所示为时钟信号PH2有效而时钟信号PHl撤销的另一阶段， 在这个阶段中，开关106和108关闭，输入信号VIN被取样并存储于电容111和112。在这 个过程中，控制信号PH2_0有效，运算放大器的输入INPl用参考信号VREFC进行重置。开 关101和103也关闭，信号VON在电容109中被取样，参考信号REF_0UTN0在电容110中被 取样。电容109和110，与运算放大器115—起形成开关电容增益放大器。差分输入INPl 用参考信号VREFC进行重置，同时输入信号VIN在电容111和112中被取样。在本实施方 式中，控制信号PH2_0恰好在时钟信号PH2的下降边缘之前撤销。同样的逻辑适用于控制 信号PH2_0，其可能在时钟信号PH2的上升边缘之前有效，和/或在时钟信号PH2的下降边 缘之后撤销，只要当时钟信号PHl断言时，控制信号PH2_0不是有效。时钟信号PHl和PH2以及其补充信号PHlB和PH2B控制运算放大器115。图3所 示的为运算放大器115的典型电路。运算放大器115的差分输出由开关116选择性地重置， 开关116由重置信号PH12_S控制。重置信号PH12_S在时钟信号PHl或PH2的上升边缘产 生脉冲。可提供时钟信号PHl和PH2在每个上升边缘的差分输出信号的重置，以降低输出 记忆效应。在时钟信号PHl或PH2的上升边缘之前，可能出现重置信号的上升边缘。图2显示了开关电容网络使用的时钟信号定时和控制信号定时的一实施方式。在 图2中，横轴代表时间，纵轴代表信号的振幅。在时间间隔210中，控制信号PH1_0有效，差 分输入对INPO和INNO用参考信号VREFC进行重置。在该时间间隔中，时钟信号PHl有效， 时钟信号PH2撤销；差分输入对INPl和INNl对电容111和112取样的信号进行放大。输 入信号VIN在电容109和110中被取样。在时钟信号PHl的下降边缘之前，控制信号PH1_0 撤销。当时钟信号PHl撤销，时间间隔230开始，并且在这个时间间隔中，时钟信号PHl和 PH2以及控制信号PH1_0和PH2_0撤销，在这个过程中，开关电容网络的所有开关都不关闭。在时间间隔220中，控制信号PH2_0有效，差分输入对INPl和INNl用参考信号 VREFC进行重置。在该时间间隔中，时钟信号PH2有效，时钟信号PHl撤销，差分输入对INPO 和INNO将电容109和110在时间间隔210中取样的信号进行放大。输入信号VIN在电容 111和112中被取样。在时钟信号PH2的下降边缘之前，控制信号PH2_0撤销。当时钟信 号PH2撤销，时间间隔240开始，在这个短暂的不重叠的间隔中，时钟信号PHl和PH2以及 控制信号PH1_0和PH2_0撤销，开关电容网络的所有开关均不关闭。如前所述，控制信号PH1_0可能在时钟信号PHl断言之前有效，在这种情况下，时 间间隔240可能缩短或根本不存在。控制信号PH1_0也可能在时钟信号PHl的下降边缘之后撤销，在这种情况下，时间间隔230可能缩短或根本不存在。然而，如果PH1_0不象在 此描述的那样是独立的，与关闭这些时钟信号相关的电容连接可能会引入一些输入偏置误 差。同样的逻辑适用于控制信号PH2_0。图3显示了图1中所示的运算放大器115。运算放大器115有两级，第一级310为 望远镜式(telescopic)运算放大器，第二级320为共源(common source)运算放大器。信号 CMFBl和CMFB2分别为第一级310和第二级320的共模反馈信号，并使用级联补偿(cascode compensation)以求稳定。差分输出信号VONl和VOPl为望远镜式运算放大器310的输出， 及共源运算放大器320的输入。差分输出信号VON和VOP为共源运算放大器320的输出。 信号 TCP、TCN、PB1、PB2、NBl 和 PB1_0UT 为偏压信号。晶体管311和31IA形成一个差分输入对INPO和ΙΝΝ0，而晶体管314和314A形成 第二个差分输入对INPl和INN1。当PHl有效、而PH2撤销时，晶体管311和311A从望远 镜式运算放大器310上断开连接，且其漏极分别通过晶体管312和312A短路。当PH2撤销 时，局部倒转时钟信号PH2B有效，且晶体管314和314A分别通过晶体管316和316A连接 至 Ij CP 禾口 CN。回顾前面关于图1的讨论，当PHl断言、且PH2撤销时，差分输入对INPO和INNO用 参考信号VREFC进行重置。图3中的晶体管312和312A确保311和311A的漏极被重置， 以进一步降低源于放大器前阶段和周期的残留电压。互补时钟信号PHlB和PH2B的重叠定 时，确保至少一对差分输入INPO和INNO或INPl和INNl总是连接到望远镜式运算放大器 310。当PH2有效而PHl撤销时，晶体管314和314A从望远镜式运算放大器310上断开 连接，且晶体管314和314A的漏极分别通过晶体管315和315A短路。当PHl撤销时，局部 倒转的时钟信号PHlB被断言，且晶体管311和311A通过晶体管313和313A连接到望远镜 式运算放大器310。回顾前面关于图1的讨论，当PH2有效、且PHl撤销，差分输入对INPl和INNl用 参考信号VREFC进行重置。图3中的晶体管315和315A确保314和314A的漏极被重置， 以进一步降低源于放大器前阶段和周期的残留电压。采用两对差分输入的优点包括功耗的降低。晶体管模数转换器消耗的大部分能量 来自运算放大器，通过时间共享的望远镜式放大器310和共源放大器320，可以减少晶体管 模数转换器每一阶段的总功耗。晶体管313、313A和316、316A确保至少一对差分输入INPO 和INNO或INPl和INN1，总是连接到望远镜式运算放大器310。具有两对差分输入的另一 个优点为可以不必在时钟周期中插入完整的重置阶段而实现将一对差分输入进行重置。如之前图1中所提及的，运算放大器115的输出为差分对V0N、V0P。VON和VOP可 以利用由信号PH12_S控制的开关116进行重置。信号PH12_S在PHl或PH2的上升边缘产 生脉冲，该输出信号的频繁重置可以降低图像传感器中记忆效应的出现。可以理解，使用不同的放大器，本申请所公开的技术能够应用到其它开关电容电 路，例如一级运算放大器，或者具有NMOS输入对的运算放大器，而不是所公开的具有PMOS 输入对的运算放大器。在上述的实施方式中，图1中组成开关电容网络的开关101-108和 113及114为NMOS晶体管。但组成开关电容网络的开关可以为PMOS晶体管，或者为由NMOS 和PMOS晶体管组合的开关。
尽管此处所披露的运算放大器具有两对差分输入，可以意识到运算放大器可以具 有三对、四对或更多对差分输入。运算放大器具有三对或更多对差分输入的一个优点是，三 阶或更多阶的晶体管模数转换器可以共用一个运算放大器，因而降低晶体管模数转换器的 功耗。在具有三对或更多对差分输入的运算放大器的情况下，开关电容网络将同时需要扩 展以适应额外的输入对。前述说明的目的是为了解释本发明，虽然本发明以优选的实施方式进行了描述， 但只是为了更彻底的解释本发明。然而，本领域技术人员可以理解，在实施本发明时，一些 特定细节并不是必须的。因此，前述本发明特定实施方式的叙述目的是为了说明及描述，而 并非是为了穷尽或限制本发明于特定的公开形式；显而易见的是，经本发明的以上启示，就 完全可能做出许多其它的改进和改变。
权利要求
1.一种放大装置，其包括 四输入的运算放大器，其中，所述四输入的运算放大器接收第一和第二对差分输入信号， 并输出一对差分输出信号；其中每个第一和第二对差分输入信号包括第一信号和第二信号； 生成第一和第二不重叠的时钟(信号)的定时电路；输入开关电容网络，其由所述第一和第二不重叠的时钟控制，并如此设置为在第一阶 段中所述第一对差分输入信号由所述运算放大器放大，在第二阶段中所述第二对差分输入 信号由所述运算放大器放大，所述第一阶段与第二阶段不重叠，并交替出现；第一输入重置开关器件，其连接于所述第一对差分输入信号的第一信号和第二信号与 参考信号之间；第二输入重置开关器件，其连接于所述第二对差分输入信号的第一信号和第二信号与 参考信号之间；每个所述输入重置开关由选自第一控制信号和第二控制信号的信号所控制； 所述第一和第二控制信号不重叠。
2.如权利要求1所述的装置，其进一步包括由第三时钟控制的输出重置开关器件，该 输出重置开关器件连接于所述差分输出信号对之间，以选择性地连接所述差分输出信号 对；其中，所述的定时电路生成第三时钟信号，以在所述第一和第二阶段的前期启动所述重置开关。
3.如权利要求1所述的装置，其中，所述定时电路进一步生成所述第一和第二控制信 号，其中，所述第一控制信号至少在所述第二阶段的一部分是有效的，所述第二控制信号至 少在所述第一阶段的一部分是有效的。
4.如权利要求1、2或3所述的装置，其中，所述四输入的运算放大器包括第一晶体管，其具有用于连接所述第一差分输入信号对的第一差分输入信号的门电路；第二晶体管，其具有用于连接所述第一差分输入信号对的第二差分输入信号的门电路；第三晶体管，其具有用于连接所述第二差分输入信号对的第一差分输入信号的门电路；第四晶体管，其具有用于连接所述第二差分输入信号对的第二差分输入信号的门电路。
5.如权利要求4所述的装置，其中，所述第一、第二、第三、第四晶体管的源极共同连接 于一个电流源。
6.如权利要求5所述的装置，其中所述第一晶体管的漏极连接于第一开关晶体管的源极，所述第二晶体管的漏极连接于 第二开关晶体管的源极，所述第三晶体管的漏极连接于第三开关晶体管的源极，所述第四 晶体管的漏极连接于第四开关晶体管的源极；其中，所述第二开关晶体管的门电路连接至所述第一开关晶体管的门电路以及连接至 在所述第一阶段中有效的时钟；所述第三开关晶体管的门电路连接至所述第四开关晶体管的门电路以及连接至在所述第二阶段有效的时钟。
7.如权利要求1或3所述的装置，其中， 所述四输入的运算放大器包括 望远镜式运算放大器；第一差分输入对，其用于将所述第一对差分输入信号连接至所述望远镜式运算放大器 的输入对；第二差分输入对，其用于将所述第二对差分输入信号连接至所述望远镜式运算放大器 的输入对；所述四输入的运算放大器是如此设置的在所述装置的整个运行期间，所述第一和第二差分输入对中的至少一个连接到所述望 远镜式运算放大器的所述输入对。
8.—种放大第一差分对的信号和第二差分对的信号的方法，其包括指定第一差分信号到第一差分对，选择该第一差分对作为差分放大器的有效输入对； 放大所述第一差分信号，以提供第一放大输出至差分输出信号上； 指定第二差分信号到第二差分对，选择该第二差分对作为所述差分放大器的有效输入对；重置输出信号以消除所述第一放大输出的剩余效应； 重置所述第一差分对；放大所述第二差分信号，以提供第二放大输出到所述差分输出信号上； 重置所述第二差分对；重置输出信号以消除所述第二放大输出的剩余效应。
9.如权利要求8所述的方法，其进一步包括利用从差分输出信号到具有增益电容的开关电容网络的反馈，以确定放大所述第一差 分信号之步骤中的增益；利用从差分输出信号到所述开关电容网络的反馈，以确定放大所述第二差分信号之步 骤中的增益。
全文摘要
本发明公开了一种具有两对差分输入、并与输入开关电容网络一起使用的运算放大器。该运算放大器具有重置装置，以在放大第一对差分输入时重置第二对差分输入，并在放大第二对差分输入时重置第一对差分输入，以降低电子电路的记忆效应。在一实施方式中，放大器具有另外的重置装置，以在放大第一对差分输入的前期和放大第二对差分输入的前期重置输出。
文档编号H03F3/45GK102111115SQ20101060017
公开日2011年6月29日 申请日期2010年12月22日 优先权日2009年12月23日
发明者戴铁君, 王雪青, 邓立平, 韦政 申请人:豪威科技有限公司