专利名称：使用电容耦合的低压至高压电平转换的制作方法
技术领域：
本发明涉及使用电容耦合的低压至高压电平转换。
背景技术：
许多类型的成像系统(诸如平板显示器和非热直接标记印刷头)需要许多高压元件的双向驱动。这些成像系统典型地具有成像元件的阵列，所述成像元件的阵列通过选择性地打开和关闭所述成像元件而在显示器上或在印刷面上形成图像。高压输出晶体管通常通过选择性地将这些元件连接到正高压电源干线(supply rail)或负高压电源干线或不将这些元件连接到该两者而控制所述元件的打开或关闭状态。通常，相对于用于所述成像元件的驱动信号，低压信号控制所述驱动信号的定时和状态。显示器和印刷头驱动控制器，或芯片接收图像数据的相对低压的串行数字比特流并将它们转换为96至640位宽的并行数据。随后，所述驱动芯片转换所述低压信号的电平以跟踪所述高压电源干线并使用那些电平转换后的信号以切换控制所述成像元件的打开和关闭状态的高压输出晶体管。此处所使用的术语“低压”和“高压”是相对于彼此而言的。“低压”信号是被用于驱动所述逻辑电路的信号，通常在2. 5V和5V之间。“高压”信号是高于被用于驱动所述逻辑电路的电压的信号，诸如在IOV和100V之间的信号。现有的驱动芯片使用DC耦合的配置中的高压晶体管以实现该电平转换。这些高压晶体管典型地需要每个晶体管周围的大的隔离区域，因此需要大面积的芯片基底(诸如硅)，从而增加了所述芯片的成本。一个解决方案在于使用电容耦合的电平转换，所述电容耦合的电平转换需要较小的区域并因此能够降低芯片成本。然而，现有的电容耦合的隔离电路通常占有太大的区域并且太复杂以致不能在单个芯片上安装数以百计的拷贝。
发明内容
—种电压电平转换器电路，包括具有数字逻辑信号的数字逻辑电路；具有第一连接和第二连接的至少一个高压电容器，其中所述第一连接和第二连接中的一个被电耦合到所述数字逻辑信号；以及交叉耦合的反相器对，所述交叉耦合的反相器对具有所述对中的至少一个反相器的输出，所述输出被电耦合到所述至少一个高压电容器的另一连接。有利地，所述电压电平转换器电路进一步包括传感电路，所述传感电路被配置为感测所述交叉耦合的反相器对的状态。有利地，所述交叉耦合的反相器对中的所述至少一个反相器通过具有相对于所述数字逻辑信号的阻抗的高阻抗而是弱的。有利地，所述交叉耦合的反相器对接收与用于所述数字逻辑电路的电源电压相比降低的电源电压。 有利地，所述至少一个高压电容器包括第一电容器和第二电容器。
有利地，所述第二电容器具有被电耦合到所述数字逻辑信号的第一连接和被电耦合到所述对的所述至少一个反相器的另一个的输出的第二连接。有利地，所述数字逻辑信号到所述第二电容器的所述第一连接的电耦合包括逻辑反相。有利地，所述电压电平转换器电路进一步包括伪差分接收器电路，所述伪差分接收器电路被布置为感测所述交叉耦合的反相器对的锁存器状态。一种高压驱动电路，包括两个低压输入信号；两个高压输出信号，第一信号是高边驱动信号，并且第二信号是低边驱动信号；两个电平转换器，第一电平转换器产生所述高边驱动信号，并且第二电平转换器产生所述低边驱动信号，所述电平转换器包括具有数字逻辑信号的数字逻辑电路；具有第一连接和第二连接的至少一个高压电容器，其中所述第一连接和第二连接中的一个被电耦合到所述数字逻辑信号；以及交叉耦合的反相器对，所述交叉耦合的反相器对具有所述对中的至少一个反相器的输出，所述输出被电耦合到所述至少一个高压电容器的另一连接。有利地，所述电平转换器进一步包括传感电路，所述传感电路被配置为感测所述交叉耦合的反相器对的状态。有利地，所述电平转换器进一步包括缓冲器，所述缓冲器被配置为缓冲所述传感电路的输出。有利地，所述交叉耦合的反相器对的所述至少一个反相器通过具有相对于所述数字逻辑信号的阻抗的高阻抗而是弱的。有利地，所述至少一个高压电容器包括第一电容器和第二电容器。有利地，所述第二电容器具有第一连接和第二连接，所述第一连接被电耦合到所述数字逻辑信号，所述第二连接被电耦合到所述对的所述至少一个反相器的另一个的输出。有利地，所述数字逻辑信号到所述第二电容器的所述第一连接的所述电耦合包括逻辑反相。有利地，所述高压驱动电路进一步包括伪差分接收器电路，所述伪差分接收器电路被布置为感测所述交叉耦合的反相器对的锁存器状态。有利地，所述高压驱动电路进一步包括交叉传导预防电路，所述交叉传导预防电路被配置为检测所述高边驱动信号和所述低边驱动信号两者的同时启用。有利地，所述交叉传导预防电路的输出将所述高边电平转换器或所述低边电平转换器中的一个的输出复位到关闭状态。有利地，所述高压驱动电路进一步包括上电复位电路，以当对所述电路施加电源时，将所述高边电平转换器或所述低边电平转换器中的一个的输出复位到关闭状态。
图1示出了具有高压输出的简化的驱动电路的实施例；图2示出了电容耦合的电平转换器电路的实施例；图3示出了具有交叉传导预防(cross-conduction prevention)的电容華禹合的电平转换器电路的实施例；
图4示出了电容耦合的电平转换器电路的实施例的详细视图。
具体实施例方式图1示出了具有高边输出驱动信号和低边输出驱动信号的驱动器电路的简化的概念电路图。所述输入信号Vss-sel和Vpp-sel选择所述电路是输出所述高边干线电压 VPP还是输出所述低边干线电压VSS，或所述电路是断开的(高阻抗)。当Vpp-sel变为真时，输出Voutie通过PFET12连接到所述高边干线电压VPP。类似地，当所述低边选择信号 Vss-sel变为真时，输出Vout通过NFET14连接到所述低边干线电压VSS。如果Vpp-sel和 Vss-sel都不为真，则所述输出Vout是断开的(高阻抗)。通常，所述电压源VPP和VSS 是处于合适的电压的高压电源干线以驱动所述显示器或成像设备元件(诸如像素或喷嘴 (jet))。所述电压VDD是低压逻辑电源电压，所述低压逻辑电源电压向所述逻辑电路提供电源。处于该电压的逻辑信号需要被转换为足够高以控制所述高压输出FETs 12和14。图 2示出了形成锁存器观的一对弱交叉耦合的反相器(inverter)。通过电容耦合的电流所述锁存器状态被切换到所述反相器节点中的一个或两者。应该注意的是虽然所述当前的图(current diagram)显示了两个节点均被电容耦合，但只有一个节点被电容耦合是可能的。分别被标记为M和沈的两个电容器Cl和C2将从响应所述输入信号Vpp-sel的所述逻辑电路22产生的数字逻辑信号接收为输入。所述电容器的输出被电耦合到所述反相器对的节点。在图2的该实施例中，电容器Cl的输出耦合到所述锁存器电路观中的节点P1。电容器C2的输出耦合到所述锁存器电路观中的节点P2。传感电路30可以感测所述锁存器观的状态。所述传感电路30的输出是信号p3_n，所述信号p3_n随后通过缓冲器31馈送到输出FET12。所述锁存器电路观、所述传感电路30和所述缓冲器31被连接到 VPP2,为这些组件提供负逻辑(the negative logic supply for these components),其中 VPP2跟踪VPP之下大约2. 5V。由Vss_sel产生的所述低边输出具有与所述高边对应的组件。所述逻辑电路42 对应于所述逻辑电路22并且所述锁存器48对应于所述锁存器观。电容器C3和C4分别对应于所述电容器Cl和C2。所述低边电路的操作非常类似于所述高边电路，条件是(with the understanding that)最后的门驱动信号sg是相反极性的。类似于所述高边电路中的它们的对应组件，所述锁存器电路48、所述传感电路50和所述缓冲器51连接到所述正逻辑电源VSS2，跟踪VSS之上大约2.5V。所述低边上的所述反相器Al (参考图3而被讨论)也连接到该电源。由于电容性电平转换而可能产生的一个问题是缺少从所述电平转换器输入到输出的直流(DC)通路。在加电或异常事件(诸如静电放电)之后，所述电平转换器的输入和输出能够在不同的状态中结束。不正确的电平转换器输出状态可能引起所述高边输出FET 12和所述低边输出FET 14两者同时地打开，这会导致对所述驱动器芯片的损害。该情况被称为交叉传导。图3示出了具有控制该问题的机制的转换器电路的实施例。当向所述驱动器芯片施加电源时所述低边转换器输出被配置为复位到所述关闭状态。该特征通常被称为“上电复位”。此外，一对小的高压晶体管32和34被附加到每个输出以检测所述高输出晶体管12 和所述低输出晶体管14的同时启用(enabling)。本讨论称其为“交叉传导预防”。如果同时启用发生，则所述电路的低边被立即设置为所述关闭状态。所述PFET 32和NFET 34与电阻器Rl和反相器Al —起产生信号cc_n，在交叉传导发生的情况下，该信号为真(低)。所述门60接收所述交叉传导信号作为一个输入并接收低_真上电复位信号por_n作为另一输入。仅当CC_n和por_n两者均是假(高)时，所述低边电平转换器锁存器48被允许在其来自门62的输出s2上切换到真(高)状态。这确保了在所述PFET 12打开的同时所述NFET 14不打开。所述上电复位信号确保了当所述电路初始被上电时所述NFET是关闭的，也避免了交叉传导。应该注意的是取决于所使用的半导体技术进一步的电平转换可能是需要的。用于FET 12和14的所述门的逻辑电平可能需要比当前电路进一步增加，但如图2和图3中的缓冲器31和51所示的，可以使用常规的电平转换器。应该注意的是应该考虑所述电容器上的任何负载。如果一个电容器的输入侧具有另一个电容器没有的负载，则可能产生定时问题。从所述电容器的所述输入去除所述负载或者匹配所述负载可能是可行的。这允许所述两个电容器的定时更接近地被耦合，因为期望的是驱动所述电容器的所述缓冲器尽可能地接近同时地切换。也应该考虑最小化所述电容器的输出侧上的杂散电容以便使得可以用来切换锁存器观和锁存器48的状态的电压摆动最大化。所述传感电路30可以比较节点pi和节点p2两者上的电压，而不是仅仅依靠p2， 以改进对VPP上的快速电压摆动的鲁棒性(robustness)。图4示出了与如在图3中的30 所示的传感电路不同的传感电路的实施例。在图4中，所述反相器对的节点又被标识为pi 和P2，并且它们接收来自所述电容器的所述电容耦合的电流。图3的输出反相器30已被晶体管U100、101、102、103、104和105替代。所述电源电压vppO和vppl是用于所述反相器对的降低的电源电压，此处被称为“弱”反相器。这些晶体管形成了伪差分接收器以感测所述锁存器状态。所述接收器的输出在节点P3。该锁存器传感电路改进了对所述高压电源干线上的非常快速的转换速率的鲁棒性。虽然没有在图4中示出，包括所述伪差分传感电路的所述电平转换器电路也为所述低边高压电路而被复制。如此，所述驱动器芯片能够达到驱动高压输出晶体管的所述门或使用电容耦合的反相器的电路的必要的电压，而不是更复杂和更大的DC耦合的电路。此外，该电路比所述 DC耦合的电路操作更加快，并具有对可能产生自AC耦合的问题的保护。将被理解的是若干上面公开的和其他特征及功能、或其替代物可以被良好地组合进许多其他不同的系统或应用中。同样地，本领域技术人员可以随后进行各种目前未预见到的或未预料到的其中的替代物、修改、变化或改进，所述替代物、修改、变化或改进也被意在由随后的权利要求所包括。
权利要求
1.一种电压电平转换器电路，包括具有数字逻辑信号的数字逻辑电路；具有第一连接和第二连接的至少一个高压电容器，其中所述第一连接和第二连接中的一个被电耦合到所述数字逻辑信号；以及交叉耦合的反相器对，所述交叉耦合的反相器对具有所述对中的至少一个反相器的输出，所述输出被电耦合到所述至少一个高压电容器的另一连接。
2.根据权利要求1所述的电压电平转换器电路，进一步包括传感电路，所述传感电路被配置为感测所述交叉耦合的反相器对的状态。
3.根据权利要求1所述的电压电平转换器电路，其中所述交叉耦合的反相器对中的所述至少一个反相器通过具有相对于所述数字逻辑信号的阻抗的高阻抗而是弱的。
4.根据权利要求1所述的电压电平转换器电路，其中所述交叉耦合的反相器对接收与用于所述数字逻辑电路的电源电压相比降低的电源电压。
5.根据权利要求1所述的电压电平转换器电路，其中所述至少一个高压电容器包括第一电容器和第二电容器。
6.根据权利要求5所述的电压电平转换器电路，其中所述第二电容器具有被电耦合到所述数字逻辑信号的第一连接和被电耦合到所述对的所述至少一个反相器的另一个的输出的第二连接。
7.根据权利要求6所述的电压电平转换器电路，其中所述数字逻辑信号到所述第二电容器的所述第一连接的电耦合包括逻辑反相。
8.根据权利要求5所述的电压电平转换器电路，进一步包括伪差分接收器电路，所述伪差分接收器电路被布置为感测所述交叉耦合的反相器对的锁存器状态。
9.一种高压驱动电路，包括两个低压输入信号；两个高压输出信号，第一信号是高边驱动信号，并且第二信号是低边驱动信号；两个电平转换器，第一电平转换器产生所述高边驱动信号，并且第二电平转换器产生所述低边驱动信号，所述电平转换器包括具有数字逻辑信号的数字逻辑电路；具有第一连接和第二连接的至少一个高压电容器，其中所述第一连接和第二连接中的一个被电耦合到所述数字逻辑信号；以及交叉耦合的反相器对，所述交叉耦合的反相器对具有所述对中的至少一个反相器的输出，所述输出被电耦合到所述至少一个高压电容器的另一连接。
10.根据权利要求9所述的高压驱动电路，所述电平转换器进一步包括传感电路，所述传感电路被配置为感测所述交叉耦合的反相器对的状态。
11.根据权利要求10所述的高压驱动电路，所述电平转换器进一步包括缓冲器，所述缓冲器被配置为缓冲所述传感电路的输出。
12.根据权利要求9所述的高压驱动电路，其中所述交叉耦合的反相器对的所述至少一个反相器通过具有相对于所述数字逻辑信号的阻抗的高阻抗而是弱的。
13.根据权利要求9所述的高压驱动电路，其中所述至少一个高压电容器包括第一电容器和第二电容器。
14.根据权利要求13所述的高压驱动电路，其中所述第二电容器具有第一连接和第二连接，所述第一连接被电耦合到所述数字逻辑信号，所述第二连接被电耦合到所述对的所述至少一个反相器的另一个的输出。
15.根据权利要求14所述的高压驱动电路，其中所述数字逻辑信号到所述第二电容器的所述第一连接的所述电耦合包括逻辑反相。
16.根据权利要求13所述的高压驱动电路，进一步包括伪差分接收器电路，所述伪差分接收器电路被布置为感测所述交叉耦合的反相器对的锁存器状态。
17.根据权利要求9所述的高压驱动电路，进一步包括交叉传导预防电路，所述交叉传导预防电路被配置为检测所述高边驱动信号和所述低边驱动信号两者的同时启用。
18.根据权利要求17所述的高压驱动电路，其中所述交叉传导预防电路的输出将所述高边电平转换器或所述低边电平转换器中的一个的输出复位到关闭状态。
19.根据权利要求9所述的高压驱动电路，进一步包括上电复位电路，以当对所述电路施加电源时，将所述高边电平转换器或所述低边电平转换器中的一个的输出复位到关闭状态。
全文摘要
一种电压电平转换器电路，所述电压电平转换器电路具有数字逻辑电路，所述数字逻辑电路具有数字逻辑信号；具有第一连接和第二连接的至少一个高压电容器，其中所述第一连接和第二连接中的一个被电耦合到所述数字逻辑信号；以及交叉耦合的反相器对，所述交叉耦合的反相器对具有所述对中的至少一个反相器的输出，所述输出被电耦合到所述至少一个高压电容器的另一连接。一种高压驱动电路，所述高压驱动电路具有两个低压输入信号；两个高压输出信号，第一信号是高边驱动信号，并且第二信号是低边驱动信号；两个电平转换器，第一电平转换器对应于所述高边驱动信号，并且第二电平转换器对应于所述低边驱动信号，所述电平转换器包括具有数字逻辑信号的数字逻辑电路；具有第一连接和第二连接的至少一个高压电容器，其中所述第一连接和第二连接中的一个被电耦合到所述数字逻辑信号；以及交叉耦合的反相器对，所述交叉耦合的反相器对具有所述对中的至少一个反相器的输出，所述输出被电耦合到所述至少一个高压电容器的另一连接。
文档编号H03K19/0175GK102340302SQ201110188530
公开日2012年2月1日 申请日期2011年6月24日 优先权日2010年6月25日
发明者D·L·克尼林 申请人:施乐公司