专利名称：全差分运算放大器的制作方法
技术领域：
本发明涉及一种运算放大器，特别是涉及一种全差分运算放大器。
背景技术：
传统的全差分运算放大器的输入级接收差分输入信号，输出级输出差分输出信号，输入级和输出级通常由同一电源供电。如果传统的全差分运算放大器的同相输入端和反相输入端的共模输入电平比较高时，则需要较高的电源电压为全差分运算放大器的输入级和输出级供电。如果输入级和输出级的晶体管的漏极与源极之间不能承受较高的电压，比如不能承受60V的电源电压，则输入级和输出级均需要由能够耐高压的高压晶体管组成。由于高压晶体管通常具有较大的尺寸和较大的电容寄生参数。因此，传统的全差分运算放大器通常具有较大的体积以及较差的性能。此外，传统的全差分运算放大器还需要在输出级使用额外的箝位电路来箝位输出电压，以保护输出级的晶体管。因此，额外的箝位电路进一步增大了全差分运算放大器的体积，并增加了成本。
发明内容
本发明要解决的技术问题在于提供一种可降低体积、成本并提高性能的全差分运算放大器。本发明提供一种全差分运算放大器，包括输入级包括第一电流源，用于产生第一偏置电流；以及差分输入电路，用于接收第一偏置电流以及差分输入信号，并将差分输入信号转换为差分输出电流，其中，输入级由第一电源电压供电；以及输出级包括第二电流源，用于产生第二偏置电流，以及负载电路，与第二电流源相连以接收第二偏置电流，并与差分输入电路相连以接收差分输出电流并输出差分输出信号，其中，输入级由第二电源电压供电，其中，第二电源电压小于第一电源电压。本发明还提供一种全差分运算放大器，包括第一电流源，用于提供第一偏置电流，其中，第一电流源包括第一若干晶体管；差分输入电路，与第一电流源相连用于接收第一偏置电流，并用于接收差分输入信号，并将差分输入信号转换为差分输出电流，其中，差分输入电路包括第二若干晶体管；第二电流源，用于提供第二偏置电流，第二电流源包括第三若干晶体管；以及负载电路，与第二电流源相连以接收第二偏置电流，并与差分输入电路相连以接收差分输出电流，并输出差分输出信号，其中，负载电路包括第四若干晶体管；其中，第三若干晶体管以及第四若干晶体管的工作电压极限值小于第一若干晶体管和第二若干晶体管的工作电压极限值。
本发明还提供一种电压测量系统，包括差分信号产生电路，用于产生指示待测电压的差分输入信号；全差分放大器，与差分信号产生电路相连，用于接收和放大差分输入信号，并输出差分输出信号，全差分放大器包括全差分运算放大器，全差分运算放大器包括通过第一电源电压供电的输入级以及通过第二电源电压供电的输出级，其中，第二电源电压小于第一电源电压；以及处理电路，与全差分放大器相连，用于接收差分输出信号并根据差分输出信号确定待测电压。 与现有技术相比，本发明全差分运算放大器通过采用不同的电源电压为输入级和输出级供电，且输入级和输出级采用不同的晶体管，因此，全差分运算放大器的体积得到了降低，且性能得到提高，同时无需额外的箝位电路来箝位输出级的输出电压，因此，全差分运算放大器的体积和成本进一步得到降低。以下结合附图和具体实施例对本发明的技术方案进行详细的说明，以使本发明的特性和优点更为明显。
图1所示为根据本发明一个实施例的全差分运算放大器的电路示意图；图2所示为根据本发明另一实施例的全差分运算放大器的电路示意图；及图3所示为根据本发明一个实施例的电压测量系统的方框图。
具体实施例方式以下将对本发明的实施例给出详细的说明。尽管本发明将结合一些具体实施方式
进行阐述和说明，但需要注意的是本发明并不仅仅只局限于这些实施方式。相反，对本发明进行的修改或者等同替换，均应涵盖在本发明的权利要求范围当中。本发明的实施例提供了一种全差分运算放大器，包括输入级和输出级。输入级包括第一电流源，用于产生第一偏置电流；以及差分输入电路，用于接收第一偏置电流以及差分输入信号，并将差分输入信号转换为差分输出电流，其中，输入级由第一电源电压供电。输出级包括第二电流源，用于产生第二偏置电流，以及负载电路，与第二电流源相连以接收第二偏置电流，并与差分输入电路相连以接收差分输出电流并输出差分输出信号，其中，输出级由第二电源电压供电，其中，第二电源电压小于第一电源电压。本发明全差分运算放大器通过使用不同的电源电压供电，无需额外的箝位电路，因此，全差分运算放大器的成本、面积以及功耗得到了降低。图1所示为根据本发明一个实施例的全差分运算放大器100的电路示意图。在图 1的例子中，运算放大器100包括输入级120、输出级140以及共模负反馈电路160。输入级120接收并将差分输入信号Vin+、Vin-转为差分输出电流In、I12。输出级140与输入级 120相连，用于接收差分输出电流In、I12从而放大差分输入信号Vin+、Vin-，并输出差分输出信号Vout-和Vout+。共模负反馈电路160与输出级140相连，用于调节输出级140的差分输出信号Vout+和Vout-的共模电平以防止其漂移，使差分输出信号的共模电平等于参考的共模电平V0CM，通常VOCM等于第二电源电压V_33的一半。输入级120通过第一电源电压VDD供电，输出级160和共模负反馈电路160通过第二电源电压V_33供电。其中，第二电源电压V_33的电压水平低于第一电源电压VDD的电压水平。输出级140和共模电压负反馈电路160中的晶体管的工作电压极限值低于输入级120中的晶体管的工作电压极限值。在一个实施例中，输入级120、输出级140以及共模负反馈电路160中的晶体管可以是，但不限制于，金属氧化物半导体场效应晶体管(MetalOxide Semiconductor Field Effect Transistor, MOSFET)或双极结型晶体管(BipolarJunction Transistor，BJT)。在一个实施例中，工作电压极限值被定义为一个电压值，高于该电压值晶体管的可靠性会被降低或晶体管会受到损坏。在一个实施例中，工作电压极限值为作用在MOSFET的漏极与源极之间的最大承受电压而不损害该M0SFET。在其他实施例中，工作电压极限值也可定义为MOSFET的漏极与源极之间的最大承受电压或者栅极与源极之间的最大承受电压或者漏极与衬底之间的最大承受电压。在一个实施例中，高压晶体管的工作电压极限值为第一电压设定值，比如60V ；低压晶体管的工作电压极限值为第二电压设定值，比如5. 5V ；其中，第二电压设定值小于第一电压设定值。输入级120包括第一电流源122以及差分输入电路124。第一电流源122接收第一电源电压VDD以及偏置电流IBP_1，并差生偏置电流IBP_2以及偏置电流IBP_3给差分输入电路124。在一个实施例中，第一电流源122包括晶体管M121-M126。晶体管M121-M123的源极接收第一电源电压VDD，晶体管M121-M123的漏极分别与晶体管M1M-MU6的源极相连，晶体管M121-M123的共栅极通过电阻R122接收偏置电流IBP_1，并通过电阻R121接收第一电源电压VDD。电阻R122用于为晶体管M1M-MU6提供偏置电压，电阻R121用于当不再提供偏置电流IBP_1时关断第一电流源122。晶体管M1M-MU6的共栅极接收第一偏置电流IBP_1。晶体管MlM的漏极与晶体管M121-M123的共栅极相连。因此，晶体管M121-M126及电阻R122构成共源共栅电流镜电路。因此，基于偏置电流IBP_1，晶体管M125的漏极输出偏置电流IBP_2 ；基于偏置电流IBP_1，晶体管MU6的漏极输出偏置电流IBP_3。在一个实施例中，晶体管M121-M126为P型M0SFET。其中，晶体管M121-M123为低压晶体管，晶体管MlM-Ml沈为高压晶体管。差分输入电路IM包括接收电路126以及电流镜电路128。在一个实施例中，接收电路1 包括晶体管M127-M131。晶体管M127、M128的栅极分别接收差分输入信号Vin-、Vin+,晶体管M127、M128的共源极与第一电流源122相连以接收偏置电流IBP_2，晶体管M127.M128的漏极分别与晶体管M130、M131的源极相连；晶体管M130、M131的共栅极与晶体管MU9的漏极及栅极相连；晶体管M130、M131的漏极分别输出差分输出电流In、I12给输出级140。晶体管MU9的源极通过电阻R123与晶体管M127、MU8的共源极相连。晶体管MU9和电阻R123用于为晶体管M130、M131的共栅极提供偏置电压。因此，晶体管M127，M128和M130，M131构成共源共栅差分输入电路，也可称之为“套筒式”的共源共栅差分输入电路。其中，晶体管M127-M131为P型M0SFET。其中，晶体管M127、MU8为低压晶体管，晶体管MU9-M131为高压晶体管。在一个实施例中，电流镜电路1 包括晶体管M132-M136。晶体管132的漏极与接收电路126中晶体管M130、M131的共栅极相连，晶体管M132的源极与晶体管M133的漏极相连，晶体管132的栅极与晶体管M134的栅极相连。晶体管M133的源极接负电源VSS。晶体管M133的栅极与晶体管M135的栅极相连。晶体管M134的漏极与第一电流源122相
6连以接收偏置电流IBP_3，并与晶体管M132、M134的共栅极相连以进行电流镜像。晶体管 M135的漏极与晶体管M134的源极相连，并与晶体管M135、M133、M136的共栅极相连以进行电流镜像。晶体管M135、M136的源极接负电源VSS。晶体管M136的漏极与输出级相连。因此，电流镜电路128基于偏置电流IBP_3通过晶体管M136的漏极输出偏置电流IBP_4给输出级140，并通过晶体管M132的漏极输出偏置电流IBP_5给接收电路126以使晶体管MU9 及电阻R123为晶体管M130、M131的共栅极产生偏置电压。其中，晶体管M132-M136为N型 MOSFET0其中，晶体管M133-M136为低压晶体管，晶体管M132为高压晶体管。输出级140包括第二电流源142、负载电路144、第一偏压电路145、第一输出电路 146以及第二输出电路148。第二电流源142包括晶体管M141-M146。晶体管M141-M146的共源极接收第二电源电压V_33。晶体管M141-M146的共栅极与晶体管M141的漏极相连以接收电流镜电路1 输出的偏置电流IBP_4，并进行电流镜像以分别提供偏置电流给负载电路144、偏置电压电路145、第一输出电路146以及第二输出电路148。晶体管M141-M146 为低压晶体管。在一个实施例中，晶体管M141-M146为P型M0SFET。在一个实施例中，负载电路144包括晶体管M147-M150。晶体管M147、M148的漏极分别与第二电流源142中的晶体管M144、M145的漏极相连以接收偏置电流。晶体管M147、 M148的源极与晶体管M149、M150的漏极相连。晶体管148的源极与晶体管M150的漏极之间的节点Nll接收差分输入电路126输出的差分输出电流111，晶体管147的源极与晶体管M149的漏极之间的节点N12接收差分输入电路1 输出的差分输出电流112。晶体管 M147、M148的共栅极与偏置电压电路145相连以接收偏压信号。晶体管M149、M150的源极接地，晶体管M149、M150的共栅极与共模负反馈电路160相连以接收反馈信号从而调整差分输出电压的共模电平。在图1的实施例中，负载电路144为折叠式共源共栅电路。晶体管M147-M150为低压晶体管。在一个实施例中，晶体管M147-M150为N型M0SFET。在一个实施例中，第一偏置电压电路145包括晶体管M151、M152。晶体管151的漏极与第二电流源142中的晶体管M142的漏极相连以接收偏置电流。晶体管151的栅极与其漏极相连，并与晶体管M147、M148的共栅极相连以提供偏压信号给晶体管M147、M148。 晶体管M151的源极与晶体管M152的漏极相连。晶体管M152的栅极与晶体管M151的栅极相连。晶体管M152的源极接负电源VSS。晶体管M151、M152为低压晶体管。在一个实施例中，晶体管M151、M152为N型M0SFET，晶体管M151也可以是电阻。第一输出电路146包括晶体管M153、电阻R141以及电容C141。晶体管M153的漏极与第二电流源142中的晶体管M143的漏极相连以接收偏置电流，并输出第一输出信号 Vout-。晶体管M153的源极接负电源VSS，其栅极与负载电路144中的晶体管M147的漏极相连。电容C141的负极与晶体管M153的漏极相连，正极通过电阻R141与晶体管M153的栅极相连。其中，电阻R141与电容C141构成米勒(Miler)补偿电路，用以稳定第一输出信号Vout-。晶体管M153与晶体管M143构成单级CLASS A型运算放大电路，用于进一步放大负载电路144的输出电压以输出第一输出电压Vout-。晶体管M153为低压晶体管。在一个实施例中，晶体管Ml53为N型MOSFET。第二输出电路148包括晶体管M154、电阻R142以及电容C142。晶体管MlM的漏极与第二电流源142中的晶体管M146的漏极相连以接收偏置电流，并输出第二输出信号 Vout+。晶体管MlM的源极接负电源VSS，其栅极与负载电路144中的晶体管M148的漏极相连。电容C142的负极与晶体管MlM的漏极相连，正极通过电阻R142与晶体管MlM的栅极相连。其中，电阻R142与电容C142构成米勒(Miler)补偿电路，用以稳定第二输出信号Vout+。晶体管MlM与晶体管M146构成单级CLASS_A型运算放大电路，用于进一步放大负载电路144的输出电压以输出第二输出电压Vout+。晶体管MlM为低压晶体管。在一个实施例中，晶体管MlM为N型M0SFET。在一个实施例中，共模负反馈电路160包括共模电平检测网络162、共模反馈环路164以及第三电流源166和参考电压V0CM，一般VOCM等于第二电源电压的一半。在一个实施例中，共模电平检恻网络162包括电阻R161、R162以及电容C161、C162。电阻R161的一端与电容C161的负极相连，并与输出级140相连以接收第一输出电压Vout-，另一端与电容C161的正极、电容C152的负极以及电阻R162的一端相连，电阻R162的另一端与电容C162的负极相连，并与输出级140相连以接收第二输出电压Vout+。共模电平检测网络162用来检测输出级140的第一输出电压Vout-以及第二输出电压Vout+的共模电平并输出给共模反馈环路164。在其他实施例中，电阻R161、R162还可以为由2相非重叠时钟控制的晶体管，比如M0SFET，构成“开关电容型”的共模电平检测网络。在一个实施例中，共模反馈环路164包括晶体管M161-M164。晶体管M161的栅极与检测网络162中的电阻R161、R162的结点相连，用来接收检测信号。晶体管M161的漏极与晶体管M163的漏极相连，晶体管M161、M162的共源极与第三电流源166相连以接收偏置电流。晶体管M162的栅极接收输入参考电压V0CM。晶体管M162的漏极与晶体管M164的漏极及栅极相连。晶体管M163、M164的源极接负电源VSS。晶体管M163的栅极与其漏极相连，并与负载电路144中的晶体管M150的栅极相连，以输出反馈信号来调整负载电路144的偏置电流，从而调节第一输出电压Vout-和第二输出电压Vout+的共模电平以防止其漂移，使差分输出电压的共模电平等于参考电压V0CM。其中，晶体管M161、M162为P型MOSFET,晶体管M163、M164为N型M0SFET。晶体管M161-M164均为低压晶体管。在一个实施例中，第三电流源166包括晶体管M165。晶体管M165的源极接收第二电源电SV_33。晶体管M165的栅极与第二电流源142中的晶体管M141-M146的共栅极相连，用于镜像流过晶体管M141的电流。晶体管M165的漏极与共模反馈环路164相连以提供偏置电流给晶体管M161、M162。在一个实施例中，晶体管M165为P型M0SFET，且为低压晶体管。有利的是，通过采用第一电源电压VDD为输入级120供电，以及采用第二电源电压V_33为输出级140以及共模负反馈电路160供电，因此无需额外的箝位电路来箝位输出级的输出电压，全差分运算放大器100的体积和成本可降低。同时，通过输出级140以及共模负反馈电路160全部采用低压晶体管，全差分运算放大器100的体积和成本得到进一步的降低，且全差分运算放大器100的性能也得到提高。图1所示为根据本发明另一个实施例中全差分运算放大器200的电路示意图。与图1标号相同的元件具有相似的功能。在图2的例子中，全差分运算放大器200包括输入级120、输出级240以及共模负反馈电路160。在图2的例子中，输出级240包括第二电流源M2、负载电路144、第一偏置电压电路145、第一差分输出电路M6、第二偏置电压电路M7、第二差分输出电路对8。在图2的例子中，输出级240中的负载电路144、第一偏压电路145与图1中结构和功能相同，在此不再赘述。
与全差分运算放大器100相比，全差分运算放大器200的第二电流源242包括晶体管M241H\C44。晶体管M241H\C44的共源极接收第二电源电压V_33，晶体管M241H\C44 的共栅极与晶体管M241的漏极相连以进行电流镜像。在一个实施例中，晶体管M241-MM4 为P型M0SFET，且为低压晶体管。与全差分运算放大器100相比，全差分运算放大器200还包括第二偏置电压电路 2470在一个实施例中，第二偏置电压电路247包括晶体管M245。晶体管M245的漏极与输入级120中的晶体管M130的漏极相连以接收偏置电流IBP_4。晶体管M245的栅极与其漏极相连，并与第一输出电路M6、第二输出电路248相连以提供偏压信号。晶体管M245的源极与第二电流源M2中的晶体管M241的漏极相连。晶体管M245为P型M0SFET，且为低压晶体管。与全差分运算放大器100相比，全差分运算放大器200中的第一差分输出电路246 包括晶体管M246-MM9、电阻RM1、R242以及电容C241、CM2。晶体管M246的源极以及晶体管M247的漏极与第二电流源242中的晶体管M243的漏极相连以接收偏置电流，晶体管 M246的栅极与第二偏压电路247相连以接收偏压信号，晶体管M246的漏极与晶体管M247 的源极与负载电路144中的晶体管M147的漏极相连以提供偏置电流。晶体管M247的栅极与输入级120中的晶体管M134的漏极相连以接收偏压信号。其中，晶体管M246、M247构成第一浮置电压源。晶体管M248的源极接收第二电源电压V_33，晶体管M248的栅极与第二电流源242中的晶体管M243的漏极相连。晶体管M248的漏极与晶体管M249的漏极相连， 并输出第一输出电压Vout-，同时还与共模负反馈电路160的共模电平检测网络162相连。 串连的电阻R241以及电容C241连接在晶体管M248的栅极与漏极之间，作为米勒(Miler) 补偿电路用于稳定第一输出电压Vout-。晶体管M249的栅极与晶体管M246的漏极以及晶体管M247的源极相连。晶体管M249的源极接负电源VSS。串连的电阻R242以及电容C242 连接在晶体管M249的栅极与漏极之间，作为米勒(Miler)补偿电路用于稳定第一输出电压 Vout-。第一差分输出电路246为CLASS_AB型的运算放大电路，相对于CLASS_A型的运算放大电路，CLASS_AB型的运算放大电路具有更低的静态功耗，同时还具有更大的驱动能力和更快的瞬态响应速度，可进一步提高全差分运算放大器的性能。在一个实施例中，晶体管 M246、M248为P型M0SFET，晶体管MM7、M249为N型M0SFET。晶体管M246-M249为低压晶体管。与全差分运算放大器100相比，全差分运算放大器200中的第二差分输出电路248 包括晶体管M250-M253、电阻RM3、R244以及电容CM3、C244。晶体管M250的源极以及晶体管M251的漏极与第二电流源M2中的晶体管M244的漏极相连以接收偏置电流，晶体管 M250的栅极与第二偏压电路247相连以接收偏压信号，晶体管M250的漏极与晶体管M251 的源极与负载电路144中的晶体管M147的漏极相连以提供偏置电流。晶体管M251的栅极与输入级120中的晶体管M134的漏极相连以接收偏压信号。其中，晶体管M250、M251构成第二浮置电压源。晶体管M252的源极接收第二电源电压V_33，晶体管M252的栅极与第二电流源242中的晶体管M244的漏极相连。晶体管M252的漏极与晶体管M253的漏极相连， 并输出第二输出电压Vout+，同时还与共模负反馈电路160的共模电平检测网络162相连。 串连的电阻R243以及电容C243连接在晶体管M252的栅极与漏极之间，作为米勒(Miler) 补偿电路用于稳定第二输出电压Vout+。晶体管M253的栅极与晶体管M250的漏极以及晶体管M251的源极相连。晶体管M253的源极接负电源VSS。串连的电阻R244以及电容C244连接在晶体管M253的栅极与漏极之间，作为米勒(Miler)补偿电路用于稳定第二输出电压Vout+。第二差分输出电路248为CLASS_AB型的运算放大电路。在一个实施例中，晶体管M250、M252 为 P 型 M0SFET，晶体管 M251、M253 为 N 型 M0SFET。晶体管 M250-M253 为低压晶体管。有利的是，通过采用第一电源电压VDD为输入级120供电，以及采用第二电源电压V_33为输出级MO以及共模负反馈电路160供电，因此无需额外的箝位电路来箝位输出级的输出电压，全差分运算放大器200的体积和成本可降低。同时，通过输出级MO以及共模负反馈电路160全部采用低压晶体管，全差分运算放大器200的体积和成本得到进一步的降低。同时，输出级240通过采用CLASS_AB型的运算放大电路，全差分运算放大器200的性能得到了进一步的提升。在其他实施例中，输入级120中的接收电路1 可只包括由高压晶体管组成的输入对管，输入对管用于接收差分输入信号并将其转化为差分输出电流。电流镜电路1 可只包括晶体管M135、M136，用于接收第一电流源122输出的偏置电流IBP_3并输出偏置电流 IBP_4。图3所示为根据本发明的一个实施例的电压测量系统300的方框图。为了防止电池310中的电池单元发生导常情况(例如，过压或欠压情况)，电压测量系统300需要实时地测量电池310中的每个电池单元的电压。在一个实施例中，电压测量系统300包括差分信号产生电路320、全差分放大器330以及处理电路340。如图3的实施例所示，电池310包括多个相串联的电池单元311-318。在一个实施例中，电池310可以是锂电池。在替换实施例中，电池310也可以是其它类型的电池，例如铅酸电池。电池310可以包括任何其它数目的电池单元。电池单元可以是相串联的，相并联的，和/或两者的组合。在另一替换实施例中，电池310的电池单元318也可以是电阻，本发明电压测量系统300可以用于测量电阻两端的电压，进而可测量流入流出电阻的电流，从而得到流入流出电池310的电流。 差分信号产生电路320用于产生差分输入信号。在一个实施例中，差分信号产生线路320为开关矩阵321。开关矩阵321包括多个开关，例如第一组开关321_1A_321_9A和第二组开关321_0B-321_8B。在一个实施例中，第一组开关321_1A_321_9A分别连接在电池单元311-318中的每个电池单元的负极和开关矩阵321的第一输出端之间。开关321_9A连接在电池单元318的正极和开关矩阵321的第一输出端之间。第二组开关321_0B-321_7B分别连接在电池单元311-318中的每个电池单元的负极和开关矩阵321的第二输出端之间。开关321_8B连接在电池单元318的正极和开关矩阵321的第二输出端之间。
全差分放大器330与开关矩阵321的第一输出端和第二输出端相连。如图3的实施例所示，全差分放大器330包括电阻331-334和全差分运算放大器335。电阻331连接在开关矩阵321的第一输出端和全差分运算放大器335的第一输入端之间。电阻332连接在开关矩阵321的第二输出端和全差分运算放大器335的第二输入端之间。电阻333连接在全差分运算放大器335的第一输入端和第一输出端之间。电阻334连接在全差分运算放大器335的第二输入端和第二输出端之间。通过调节电阻333和334的阻值，很容易使得全差分放大器330的放大系数接近理想值。其中，全差分运算放大器335采用第一电源电
1压VDD以及第二电源电压V_33供电。在一个实施例中，电池310的总电压作为第一电源电压VDD。在一个实施例中，通过线性稳压器350调整第一电源电压VDD得到第二电源电压 V_33。在图3的例子中，全差分运算放大器335可以采用图1、图2中全差分运算放大器的任意一种电路结构。通过依次导通开关321_(i+l)A和321_(i_l)B(i = 1，…，8，8是实施例中电池单元的总数)中对应的开关，可以测量相应的电池单元的电压。具体地说，当开关321_i(i+l) A和321_(i-l)B(i = 1，…，8)中相应的开关闭合时，相应电池单元的正极电压和负极电压作为差分输入信号Vin+、Vin-传送给全差分放大器330的第一端入端和第二输入端。比如，当i = 1时，电池单元311被选择测量；当i = 2时，电池单元312被选择测量，如此，可分别测量电池单元311-318的电池电压。随后，全差分放大器330对电池单元的正负极之间的电压差进行放大，并在其第一输出端和第二输出端分别输出第一输出电压Vout-和第二输出电压Vout+。处理电路340用于接收全差分放大器330的第一输出电压Vout-和第二输出电压 Vout+,并确定所选择的电池单元的电池电压。在一个实施例中，处理电路340包括模数转换器341以及微控制器342。模数转换器341以及微控制器342通过第二电源电压V_33供电。其中，模数转换器341接收全差分放大器330的第一输出电压Vout-和第二输出电压 Vout+,并将其转化为数字电压读数。微控制器342根据模数转换器341输出的数字电压电压读数确定所选择的单电池的电池电压。在一个实施例中，微控制器342还根据电池单元的电池电压执行各种功能，比如电池充电控制和保护。有利的是，与现有技术中的电压测量系统相比，全差分放大器330由于采用了全差分的结构，从而具有更好的噪声抑制和电源纹波抑制性能。另外，由于全差分运算放大器 335采用不同的电源电压供电，无需额外的箝位电路来箝位其输出级的输出电压，因此全差分运算放大器335的体积和成本可降低。同时，由于全差分335的输出级采用具有较小尺寸和较小的电容寄生参数的低压晶体管，其体积和成本得到进一步的降低，且性能也得到了提尚。上文具体实施方式
和附图仅为本发明之常用实施例。显然，在不脱离权利要求书所界定的本发明精神和发明范围的前提下可以有各种增补、修改和替换。本领域技术人员应该理解，本发明在实际应用中可根据具体的环境和工作要求在不背离发明准则的前提下在形式、结构、布局、比例、材料、元素、组件及其它方面有所变化。因此，在此披露之实施例仅用于说明而非限制，本发明之范围由后附权利要求及其合法等同物界定，而不限于此前之描述。
权利要求
1.一种全差分运算放大器，包括输入级包括第一电流源，用于产生第一偏置电流；以及差分输入电路，用于接收所述第一偏置电流以及差分输入信号，并将所述差分输入信号转换为差分电流，其中，所述输入级由第一电源电压供电；以及输出级包括第二电流源，用于产生第二偏置电流，以及负载电路，与所述第二电流源相连以接收所述第二偏置电流，并与所述差分输入电路相连以接收所述差分输出电流并输出差分输出信号，其中，所述输出级由第二电源电压供电，其中，所述第二电源电压小于所述第一电源电压。
2.根据权利要求1所述的全差分运算放大器，其特征在于，所述输入级包括第一若干晶体管，所述输出级包括第二若干晶体管，其中，所述第二若干晶体管的工作电压极限值小于所述第一若干晶体管的工作电压极限值。
3.根据权利要求1所述的全差分运算放大器，其特征在于，所述差分输入电路为共源共栅电路结构。
4.根据权利要求1所述的全差分运算放大器，其特征在于，所述输出级还包括第一输出电路以及第二输出电路，所述第一输出电路以及第二输出电路包括CLASS_A型或CLASS_AB型放大电路。
5.根据权利要求1所述的全差分运算放大器，其特征在于，还包括共模负反馈电路，与所述输出级的负载电路相连，用于检测所述输出级输出的差分输出信号的共模电平，并与参考的共模电平相比较以输出反馈信号来调整所述负载电路的偏置电流，从而调节所述差分输出信号的共模电平以防止其漂移。
6.一种全差分运算放大器，包括第一电流源，用于提供第一偏置电流，其中，所述第一电流源包括第一若干晶体管；差分输入电路，与所述第一电流源相连用于接收所述第一偏置电流，并用于接收差分输入信号，并将所述差分输入信号转换为差分输出电流，其中，所述差分输入电路包括第二若干晶体管；第二电流源，用于提供第二偏置电流，所述第二电流源包括第三若干晶体管；以及负载电路，与所述第二电流源相连以接收所述第二偏置电流，并与所述差分输入电路相连以接收所述差分输出电流，并输出差分输出信号，其中，所述负载电路包括第四若干晶体管；其中，所述第三若干晶体管以及第四若干晶体管的工作电压极限值小于所述第一若干晶体管和第二若干晶体管的工作电压极限值。
7.根据权利要求6所述的全差分运算放大器，其特征在于，所述第一电流源和所述差分输入电路通过第一电源电压供电，所述负载电路和所述第二电流源通过第二电源电压供电，其中，所述第二电源电压小于所述第一电源电压。
8.根据权利要求6所述的全差分运算放大器，其特征在于，所述负载电路为共源共栅电路结构。
9.根据权利要求6所述的全差分运算放大器，其特征在于，所述输出级还包括第一输出电路以及第二输出电路，所述第一输出电路以及第二输出电路包括单级运算放大器。
10.根据权利要求6所述的全差分运算放大器，其特征在于，还包括共模负反馈电路， 与所述输出级的负载电路相连，用于检测所述输出级输出的差分输出信号的共模电平，并与参考的共模电平相比较以输出反馈信号来调整所述负载电路的偏置电流，从而调节所述差分输出信号的共模电平以防止其漂移。
11.一种电压测量系统，包括差分信号产生电路，用于产生指示待测电压的差分输入信号； 全差分放大器，与所述差分信号产生电路相连，用于接收和放大所述差分输入信号，并输出差分输出信号，所述全差分放大器包括全差分运算放大器，所述全差分运算放大器包括通过第一电源电压供电的输入级以及通过第二电源电压供电的输出级，其中，所述第二电源电压小于所述第一电源电压；以及处理电路，与所述全差分放大器相连，用于接收所述差分输出信号并根据所述差分输出信号确定所述待测电压。
12.根据权利要求11所述的电压测量系统，其特征在于， 所述输入级包括第一电流源，用于提供第一偏置电流，其中，所述第一电流源包括第一若干晶体管；以及差分输入电路，与所述第一电流源相连用于接收所述第一偏置电流，并用于接收差分输入信号，并将所述差分输入信号转换为差分输出电流，其中，所述差分输入电路包括第二若干晶体管；所述输出级包括第二电流源，用于提供第二偏置电流，所述第二电流源包括第三若干晶体管；以及负载电路，与所述第二电流源相连以接收所述第二偏置电流，并与所述差分输入电路相连以接收所述差分输出电流，并输出所述差分输出信号，其中，所述负载电路包括第四若干晶体管；其中，所述第三若干晶体管以及第四若干晶体管的工作电压极限值小于所述第一若干晶体管和第二若干晶体管的工作电压极限值。
13.根据权利要求11所述的电压测量系统，其特征在于，所述差分信号产生电路包括 开关矩阵，连接在电池和所述全差分放大器之间，所述开关矩阵用于从所述电池中选择电池单元，并将指示电池单元的电池电压作为差分输入信号传递给所述全差分放大器。
14.根据权利要求11所述的电压测量系统，其特征在于，所述输出电路包括模数转换器，与所述全差分放大器相连，所述模数字转换器用于将模拟的所述差分输出信号转换为数字电压读数；以及微控制器，与所述模数转换器相连，所述微控制器用于根据所述数字电压读数确定所述待测电压。
全文摘要
本发明公开了一种全差分运算放大器，包括输入级和输出级。输入级包括第一电流源，用于产生第一偏置电流；以及差分输入电路，用于接收第一偏置电流以及差分输入信号，并将差分输入信号转换为差分输出电流，其中，输入级由第一电源电压供电。输出级包括第二电流源，用于产生第二偏置电流，以及负载电路，与第二电流源相连以接收第二偏置电流，并与差分输入电路相连以接收差分输出电流并输出差分输出信号，其中，输出级由第二电源电压供电，其中，第二电源电压小于第一电源电压。本发明全差分运算放大器通过使用不同的电源电压供电，无需额外的箝位电路，因此，全差分运算放大器的成本、面积以及功耗得到了降低，性能得到了极大提高。
文档编号H03F3/45GK102394581SQ201110278280
公开日2012年3月28日 申请日期2011年9月19日 优先权日2011年9月19日
发明者张兴发 申请人:张兴发