专利名称：两级分块crc运算的快速配置方法
技术领域：
本发明涉及两级分块CRC运算的快速配置方法，属于通信技术领域。
背景技术：
CRC编码是一种常用的错误检验码，宽带码分多址/时分-同步码分多址/长期演进系统(WCDMA/TD-SCDMA/LTE)等各版本的协议中都使用了多种不同长度的CRC运算(包括校验值生成与校验)，以保证各种传输格式下信息传输的正确性。CRC编码是一种系统循环码，编码后的数据分为信息序列和校验序列两部分，信息序列在左，校验序列在右。CRC编码作为一种循环码，其校验序列每循环一位，都可能作为某一特定消息序列的校验序列。一般原理:发送信息序列bQV..VA对应多项式为M(X) =M1^b1Xk-1...+bHX+bk，生成多项式G⑴=PmX1^PnrlXm'"+Ριχ+Ρ。，校验序列R⑴=M(X) XXVodG(X)对应多项式为R ⑴=IV1Xm-WiV2Xm-2…+rj+r。，发送序列 Ms(X)=M(X) XXm+R(X);接收序列 Mk(X)，如果无差错接收Mr⑴=Ms⑴，则Mr⑴modG⑴=0，否则出错。由上可知生成CRC校验位和对接收序列进行校验都通过以G(X)为模做除法的方式来实现；除法电路通常使用反馈移位寄存器来实现，
图1为一种现有的CRC校验生成电路，图2、图3为申请号为201210401213.6、名称为“CRC逆序串行解码算法、扩展的并行逆序解码方法及装置”中给出的先进先出的CRC正序校验电路和后进先出的CRC逆序校验电路的示意图。三类运算电路结构相同，对于该结构的优化，相关文献给出了多种优化方法:并行位宽、查表法、分块处理等。上述方法部分涉及多项式计算，对于不同长度的CRC编码、解码难以推广，无法实现快速配置；部分仍采用顺序处理结构，通过增加并行计算位宽提高运行速度，无法满足超高速链路需求。
发明内容
有鉴于此，本发明的主要目的是针对三类相同电路结构提出一种两级分块CRC运算的快速配置方法，第一级分块用于并行处理的多通道设置，第二级分块用于顺序处理的通道内并行位宽设置，不仅能够快速配置校验值生成和正序、逆序校验，并且能够利用并行结构进一步的提高CRC的运算速度。为达到上述目的，本发明的技术方案是这样实现的:提供一种两级分块CRC运算的快速配置方法，第一级分块处理包括如下步骤:步骤1:将L位输入处理序列V \的最后m位，直接作为通道O的输出，即
Cq- (<3-L-m+l...4-1 );步骤2:剩余序列a「..an从右往左被分成η块，每块长度为W，若所在数据块长度小于W，前面补零使数据块长度为W，依次放入通道i中处理，通过第二级分块处理获得
Ci,其中《= L~m/w (丨.1表示向上取整数)，i=l, 2,..., η ；
步骤3:将所有通道内的计算结果异或，求得
权利要求
1.一种两级分块CRC运算的快速配置方法，其特征在于: 第一级分块处理包括如下步骤: 步骤1:将L位输入处理序列士…化的最后m位，直接作为通道O的输出，
2.根据权利要求1所述的两级分块CRC运算的快速配置方法，其特征在于: 生成CRC校验值时,所述L位输入处理序列(a^aLXxm...，x2, X1, b0, lv“bk，O0),其中xm…，x2, X1为寄存器高位到低位的初始状态值，Idci, Ivbk为发送序列,Onri…Oci为m位零比特；R值为生成的CRC校验值。
3.根据权利要求1所述的两级分块CRC运算的快速配置方法，其特征在于: 正序校验CRC值时,所述L位输入处理序列(araL^Xf, x2, X1, b0, Id1…匕，^1--T0),其中XnZ^XhX1为寄存器高位到低位的初始状态值，为发送序列与校验值构成的接收序列；R值为全零时校验正确，否则校验出错。
4.根据权利要求1所述的两级分块CRC运算的快速配置方法，其特征在于: 逆序校验CRC值时，所述L位输入处理序列(an) = Ov..，Iv1, Ivb1, bj ,其中IV..，Iv1, bk…bp b0为发送序列与校验值构成的接收序列的逆序；Jim Rt为CRC校验值生成电路的寄存器低位到高位的初始状态值X1, Xf，xm时，校验正确，否则校验出错。
5.根据权利要求2或3所述的两级分块CRC运算的快速配置方法，其特征在于:所述第二级分块处理的步骤2中，定义多项式G(X)的i次项的系数Pi SmXl阶向 量卩的第^土行第^^其中^义…’-^卩的第“于第^彳为^即
6.根据权利要求4所述的两级分块CRC运算的快速配置方法，其特征在于: 所述第二级分块处理的步骤2中，定义多项式G(X)的i次项的系数Pi SmXl阶向 量？的第1行第1列，其中1=1，2，...，111-1，？的第111行第1列为1，即
全文摘要
本发明公开了一种两级分块CRC运算的快速配置方法，第一级分块用于并行处理的多通道设置，第二级分块用于顺序处理的通道内并行位宽设置，本发明方法不仅能够快速配置校验值生成和正序、逆序校验方法，并且能够利用并行结构进一步的提高CRC运算的运算速度。采用多通道与并行位宽混合的结构，运算速度快，实现了鲁棒的、可变并行通道数与并行位宽长度的高速CRC运算，便于软硬件集成与实现，节省了电路系统开销，提高了系统的运行效率。
文档编号H03M13/09GK103199873SQ20131014171
公开日2013年7月10日 申请日期2013年4月23日 优先权日2013年4月23日
发明者梁海华, 盘丽娜, 李克清, 赵秀兰 申请人:常熟理工学院