一种d类音频功放电路、功率放大器及音频播放装置制造方法
【专利摘要】本发明适用于电子领域，提供了一种D类音频功放电路、功率放大器及音频播放装置，该电路包括：运放单元，用于对接收的音频信号进行放大，生成高增益音频信号；采样保持单元，用于通过双相非交叠时钟控制采样，以对高增益音频信号进行带阻滤波，PWM调制频率生成的谐波及噪声信号；脉宽调制单元，用于将带阻滤波后的音频信号与接收的三角波信号比较，生成PWM信号；死区控制单元，用于对PWM信号进行死区校正；开关单元，用于通过校正后的PWM信号驱动音频播放装置。本发明在高增益环路反馈的基础上增加采样保持单元实现带阻滤波，以滤除在PWM调制频率附近最容易出现的谐波，实现了低失真度的输出，其结构简单，成本低。
【专利说明】一种D类音频功放电路、功率放大器及音频播放装置
【技术领域】
[0001]本发明属于电子领域，尤其涉及一种D类音频功放电路、功率放大器及音频播放
>J-U ρ?α装直。
【背景技术】
[0002]目前功率放大器被广泛地应用于多种现代设备当中，其主要的作用就是将微弱的音频信号放大并以足够的功率驱动喇叭或者耳机，在达到所需的声音大小的同时保证音频号很小的失真度。
[0003]在驱动耳机或其它较小功率的声音需求时，采用A类、B类或者G类(H类)功放，可以实现很小的失真度，同时保证声音大小符合功率需求；但对于喇叭驱动或者大功率的声音播放，由于A类、B类或者G类功放其自身效率偏低的原因，导致大部分功耗损失在驱动器上，造成对功放本身散热和可靠性有非常高的要求，同时也造成了功耗的损失。
[0004]因此，对于大功率音频播放需求，目前通常采用效率能购达到90%的D类功放，但是，D类功放电路的结构通常采用脉冲宽度调制技术(PWM，Pulse Width Modulat1n)或者采用增量累积调制技术(Σ △)，在驱动大功率音频播放装置时，容易引入较大的失真，同时也会将电源上的噪声引入到输出，影响音频信号的保真度。
【发明内容】
[0005]本发明实施例的目的在于提供一种D类音频功放电路，旨在解决D类功放驱动大功率音频播放装置失真度较大的问题。
[0006]本发明实施例是这样实现的，一种D类音频功放电路，所述功放电路的信号输入端与音频电路输出端连接，所述功放电路的信号输出端与音频播放装置连接，所述功放电路的三角波输入端与振荡器连接，所述功放电路的共模电平输入端与基准电源连接，所述功放电路的双时钟端与时钟电路连接，所述功放电路包括:
[0007]—运放单元，所述运放单元的一个或多个输入端为所述功放电路的信号输入端，用于对接收的音频信号进行放大，生成高增益音频信号；
[0008]至少一采样保持单元，一个或多个所述采样保持单元的输入端与所述运放单元的一个或多个输出端连接，一个或多个所述采样保持单元的共模电平输入端为所述功放电路的共模电平输入端，一个或多个所述采样保持单元的双时钟输入端为所述功放电路的双时钟输入端，用于通过双相非交叠时钟控制采样，以对所述高增益音频信号进行带阻滤波，衰减PWM调制频率生成的谐波及噪声信号；
[0009]至少一脉宽调制单元，所述脉宽调制单元的第一输入端与所述采样保持单元的输出端连接，所述脉宽调制单元的第二输入端为所述功放电路的三角波输入端，用于将带阻滤波后的所述音频信号与接收的三角波信号比较，生成PWM信号；
[0010]至少一死区控制单元，所述死区控制单元的输入端与所述脉宽调制单元的输出端连接，用于对所述PWM信号进行死区校正；
[0011]至少一开关单元，所述开关单元的输入端与所述死区控制单元的输出端连接，所述开关单元的输出端为所述功放电路的信号输出端与所述运放单元的一个或多个驱动输出端连接，用于通过校正后的PWM信号驱动音频播放装置。
[0012]本发明实施例的另一目的在于提供一种采用上述D类音频功放电路的功率放大器。
[0013]本发明实施例的另一目的在于提供一种采用上述功率放大器的音频播放装置。
[0014]本发明实施例在采用高增益环路反馈的基础上，通过增加基于双相非交叠时钟控制的采样保持单元实现带阻滤波，以滤除在PWM调制频率附近最容易出现的谐波，实现了低失真度的输出。本发明实施例结构简单，可完全在芯片内部实现，确保了片外不需要额外的LC滤波器，减小了电路体积，节省了成本。
【专利附图】
【附图说明】
[0015]图1为本发明实施例提供的D类音频功放电路的结构图；
[0016]图2为本发明实施例提供的基于H型全桥式输出的D类音频功放电路的示例电路图；
[0017]图3为本发明实施例提供的基于半桥式输出的D类音频功放电路的示例电路图；
[0018]图4为本发明实施例提供的D类音频功放电路中采样保持单元的双相时钟波形图以及开关导通状态图。
【具体实施方式】
[0019]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0020]本发明实施例通过在运放单元后增加采样保持单元实现带阻滤波，以滤除在PWM调制频率附近最容易出现的谐波，实现了低失真度的输出，其结构简单，成本低。
[0021]以下结合具体实施例对本发明的实现进行详细描述:
[0022]图1示出了本发明实施例提供的D类音频功放电路的结构，为了便于说明，仅示出了与本发明相关的部分。
[0023]作为本发明一实施例，该D类音频功放电路可以应用于各种功率放大器以及音频播放装置中。
[0024]该D类音频功放电路I的信号输入端与音频电路2的输出端连接，D类音频功放电路I的信号输出端与音频播放装置3连接，D类音频功放电路I的三角波输入端与振荡器(OSC，Oscillator)连接，D类音频功放电路I的共模电平输入端与基准电源4连接，D类音频功放电路I的双时钟端与时钟电路5连接，D类音频功放电路I包括:
[0025]一运放单元11，该运放单元11的一个或多个输入端为D类音频功放电路I的信号输入端，用于对接收的音频信号进行放大，生成高增益音频信号；
[0026]至少一采样保持单元12，一个或多个采样保持单元12的输入端与运放单元11的一个或多个输出端连接，一个或多个采样保持单元12的共模电平输入端为D类音频功放电路I的共模电平输入端，一个或多个采样保持单元12的双时钟输入端为D类音频功放电路I的双时钟输入端，用于通过双相非交叠时钟控制采样，以对高增益音频信号进行带阻滤波，衰减PWM调制频率生成的谐波及噪声信号；
[0027]至少一脉宽调制单元13，该脉宽调制单元13的第一输入端与采样保持单元12的输出端连接，脉宽调制单元13的第二输入端为D类音频功放电路I的三角波输入端，用于将带阻滤波后的音频信号与接收的三角波信号比较，生成PWM信号；
[0028]至少一死区控制单元14，该死区控制单元14的输入端与脉宽调制单元13的输出端连接，用于对PWM信号进行死区校正；
[0029]至少一开关单元15，该开关单元15的输入端与死区控制单元14的输出端连接，开关单元15的输出端为D类音频功放电路I的信号输出端与运放单元11的一个或多个驱动输出端连接，用于通过校正后的PWM信号驱动音频播放装置。
[0030]在本发明实施例中，将接收的音频信号放大后通过一级采样保持单元滤波，并将滤波后的运放输出与三角波比较，形成PWM信号输出，再经过死区校正后，通过开关单元驱动喇叭。
[0031]该采样保持单元由双相非交叠时钟控制的若干开关和电容构成，其时钟频率在几百KHZ到2MHZ的范围，相差为180度，通过调节电容值和双相时钟频率，使得该采样保持单元在20KHZ到2MHZ范围内形成一个带阻滤波功能，即，该采样保持单元形成一个等效带阻滤波器，进而将人耳频率附近的谐波滤掉，从而实现降低失真度。
[0032]本发明实施例在采用高增益环路反馈的基础上，通过增加基于双相非交叠时钟控制的采样保持单元实现带阻滤波，以滤除在PWM调制频率附近最容易出现的谐波，实现了低失真度的输出。本发明实施例结构简单，可完全在芯片内部实现，确保了片外不需要额外的LC滤波器，减小了电路体积，节省了成本。
[0033]作为本发明一实施例，该D类音频功放电路I可在CMOS、BICOMS以及BCD (即，在同一芯片上制作Bipolar，CMOS和DMOS器件)制程下实现。
[0034]本发明实施例既可用于差分的H型全桥式输出的喇叭(大功率音频播放装置)驱动，也可用于单端的半桥式输出喇叭(大功率音频播放装置)驱动，详述如下:
[0035]图2示出了本发明实施例提供的基于H型全桥式输出的D类音频功放电路的示例电路结构，为了便于说明，仅示出了与本发明相关的部分。
[0036]作为本发明一实施例，该运放单元11为差分结构，具体包括:
[0037]差分运算放大器111、电阻R11、电阻R12、电阻R13、电阻R21、电阻R22、电阻R23、电容Cll及电容C12 ；
[0038]电阻Rll的一端为差分结构运放单元11的正向输入端，电阻Rll的另一端与差分运算放大器111的正向输入端连接，电阻R21的一端为差分结构运算放大器的反向输入端，电阻R21的另一端与差分运算放大器111的反向输入端连接，差分运算放大器111的正向输入端同时与电容Cll的一端连接，电容Cll的另一端通过电阻R12与差分运算放大器111的反向输出端连接，差分运算放大器111的反向输入端同时与电容C21的一端连接，电容C21的另一端通过电阻R22与差分运算放大器111的正向输出端连接，差分运算放大器111的正向输出端为差分结构运放单元11的正向输出端，差分运算放大器111的反向输出端为差分结构运放单元11的反向输出端，差分结构运放单元11的正向输入端还与电阻R13的一端连接，电阻R13的另一端为差分结构运放单元11的一驱动输出端，差分结构运放单元11的反向输入端还与电阻R23的一端连接，电阻R23的另一端为差分结构运放单元11的另一驱动输出端。
[0039]在本发明实施例中，基于H型全桥式输出的D类音频功放电路包括两个采样保持单元12A和12B，两个脉宽调制单元13A和13B，两个死区控制单元14A和14B以及来两个开关单元15A和15B。
[0040]作为本发明一实施例,采样保持单元12A包括:
[0041]第一开关K1、第二开关K2、第三开关K3、第四开关K4、电容Cl以及电容C2 ；
[0042]第一开关Kl的电流输入端为采样保持单元12A的输入端与第二开关K2的电流输入端连接，第一开关Kl的电流输出端同时与第三开关K3的电流输入端和电容Cl的一端连接，电容Cl的另一端为采样保持单元12A的共模电平输入端Vai与电容C2的一端连接，电容C2的另一端同时与第二开关K2的电流输出端和第四开关K4的电流输入端连接，第四开关K4的电流输出端为采样保持单元12A的输出端与第三开关K3的电流输出端连接。
[0043]采样保持单元12B包括:
[0044]第五开关K5、第六开关K6、第七开关K7、第八开关K8、电容C3以及电容C4 ；
[0045]第五开关K5的电流输入端为采样保持单元12B的输入端与第六开关K6的电流输入端连接，第五开关K5的电流输出端同时与第七开关K7的电流输入端和电容C3的一端连接，电容C3的另一端为采样保持单元12B的共模电平输入端VCM与电容C4的一端连接，电容C4的另一端同时与第六开关K6的电流输出端和第八开关K8的电流输入端连接，第八开关K8的电流输出端为采样保持单元12B的输出端与第七开关K7的电流输出端连接。
[0046]作为本发明一实施例，第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5、第六开关K6、第七开关K7以及第八开关K8可以采用传输门实现，例如CMOS传输门，第一开关Kl至第八开关K8的电流输入端为传输门的输入端，第一开关Kl至第八开关K8的电流输出端为传输门的输出端,第一开关Kl至第八开关K8的控制端为传输门的门信号控制端。
[0047]作为本发明一优选实施例，第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5、第六开关K6、第七开关K7以及第八开关K8还可以采用功率开关管实现，例如，CMOS 管、BICMOS 管以及 Bipolar 管。
[0048]优选地，第一开关Kl至第八开关K8可以采用N型MOS管实现。
[0049]第一开关Kl至第八开关K8的电流输入端为N型MOS管的漏极，第一开关Kl至第八开关K8的电流输出端为N型MOS管的源极，第一开关Kl至第八开关K8的控制端为N型MOS管的栅极。
[0050]作为本发明一实施例，该脉宽调制单元13A和13B均可以采用比较器131实现，该比较器131的一输入端为脉宽调制单兀13A或13B的一输入端，比较器131的另一输入端为脉宽调制单元13A或13B的另一输入端，比较器131的输出端为脉宽调制单元13A和13B的输出端。
[0051]作为本发明一实施例，开关单元15A包括:
[0052]第九开关管151和第十开关管152 ；
[0053]第九开关管151的电流输入端与电源电压连接，第九开关管151的电流输出端为开关单元15A的输出端与第十开关管152的电流输入端连接，第十开关管152的电流输出端接地，第九开关管151的控制端为开关单元15A的输入端与第十开关管152的控制端连接;
[0054]开关单元15B包括:
[0055]第十一开关管153和第十二开关管154 ；
[0056]第H 开关管153的电流输入端与电源电压连接,第^ 开关管153的电流输出端为开关单元15B的输出端与第十二开关管154的电流输入端连接，第十二开关管154的电流输出端接地，第十一开关管153的控制端为开关单元15B的输入端与第十二开关管154的控制端连接。
[0057]作为本发明一优选实施例，第九开关管151和第十一开关管153为P型MOS管，该P型MOS管的源极为第九开关管151和第十一开关管153的电流输入端，该P型MOS管的漏极为第九开关管151和第i^一开关管153的电流输出端，该P型MOS管的栅极为第九开关管151和第十一开关管153的控制端；
[0058]第十开关管152和第十二开关管154为N型MOS管，该N型MOS管的漏极为第十开关管152和第十二开关管154的电流输入端，该N型MOS管的源极为第十开关管152和第十二开关管154的电流输出端，该N型MOS管的栅极为第十开关管152和第十二开关管154的控制端。
[0059]当然，第九开关管151、第十开关管152、第十一开关管153和第十二开关管154还可以采用双极型三极管实现，其中，第九开关管151和第i^一开关管153为PNP型三极管，该双极型三极管的发射极为第九开关管151和第十一开关管153的电流输入端，该双极型三极管的集电极为第九开关管151和第十一开关管153的电流输出端，该双极型三极管的基极为第九开关管151和第十一开关管153的电流控制端；
[0060]该双极型三极管的集电极为第十开关管152和第十二开关管154的电流输入端，该双极型三极管的发射极为第十开关管152和第十二开关管154的电流输出端，该NPN型三极管的基极为第十开关管152和第十二开关管154的控制端。
[0061]在本发明实施例中，差分运算放大器111和电阻R11、电阻R12、电阻R13、电阻R21、电阻R22、电阻R23、电容Cll及电容C12构成高增益反馈环路，将双相非交叠时钟的一路Clockl加在第二开关K2、第三开关K3、第五开关K5、第八开关K8上，该双相非交叠时钟的波形以及对应的开关导通状态参见图4，在第二开关K2、第五开关K5时钟高有效时，第二开关K2和第三开关K3依次打开连通，第一开关Kl和第四开关K4断开连接，同时，第五开关K5和第八开关K8依次打开连通，第六开关K6和第七开关K7断开连接，差分运放输出被电容C2和电容C3采样，同时电容Cl和电容C4上存储的电荷被转移出来和PWM三角波比较，形成PWM调制输出；
[0062]将双相非交叠时钟的另一路Clock2加在第一开关K1、第四开关K4、第六开关K6、第七开关K7上，该双相非交叠时钟的波形以及对应的开关导通状态参见图4，在第一开关K1、第六开关K6时钟高有效时，第一开关Kl和第四开关K4依次打开连通，第二开关K2和第三开关K3断开连接，同时，第六开关K6和第七开关K7依次打开连通，第五开关K5和第八开关K8断开连接，差分运放输出被电容Cl和电容C4采样，同时电容C2和电容C3上的存储电荷被转移出来和PWM三角波比较，形成PWM调制输出。
[0063]如此采样保持操作，在频域上可看作，在采样时钟频率附近有个带阻滤波器，该滤波器可以滤除掉在PWM调制频率附近容易出现的谐波，实现了低失真度的输出。而该采样时钟刚好可以由PWM三角波电路产生。
[0064]本发明实施例在采用高增益环路反馈的基础上，通过增加基于双相非交叠时钟控制的采样保持单元实现带阻滤波，以滤除在PWM调制频率附近最容易出现的谐波，实现了低失真度的输出。本发明实施例结构简单，可完全在芯片内部实现，确保了片外不需要额外的LC滤波器，减小了电路体积，节省了成本。
[0065]图3示出了本发明实施例提供的基于半桥式输出的D类音频功放电路的示例电路结构，为了便于说明，仅示出了与本发明相关的部分。
[0066]作为本发明一实施例，该运放单元11包括:
[0067]运算放大器112、电阻1?31、电阻1?32、电阻1?33以及电容C31 ；
[0068]运算放大器112的正向输入端接地，电阻R33的一端与运算放大器112的正向输入端连接，电阻R33的另一端为运放单元11的驱动输出端，运算放大器112的反向输入端与电阻R31的一端连接，电阻R31的另一端为运放单元11的输入端，运算放大器112的反向输入端同时与电容C31的一端连接，电容C31的另一端通过电阻R32与运算放大器112的输出端连接，运算放大器112的输出端为运放单元11的输出端。
[0069]在本发明实施例中，针对于半桥输出可选择单端输出的运算放大器，并采用一个采样保持单元、一个脉宽调制单元、一个死区控制单元以及一个开关单元实现，其连接关系参见实施例一，其采样保持单元、脉宽调制单元以及开关单元的内部结构与第二实施例中的采样保持单元12A、脉宽调制单元13A以及开关单元15A相同，此处不再赘述。
[0070]本发明实施例在采用高增益环路反馈的基础上，通过增加基于双相非交叠时钟控制的采样保持单元实现带阻滤波，以滤除在PWM调制频率附近最容易出现的谐波，实现了低失真度的输出。本发明实施例结构简单，可完全在芯片内部实现，确保了片外不需要额外的LC滤波器，减小了电路体积，节省了成本。
[0071]本发明实施例的另一目的在于提供一种采用上述D类音频功放电路的功率放大器。
[0072]本发明实施例的另一目的在于提供一种采用上述功率放大器的音频播放装置。
[0073]以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种D类音频功放电路，所述功放电路的信号输入端与音频电路输出端连接，所述功放电路的信号输出端与音频播放装置连接，所述功放电路的三角波输入端与振荡器连接，所述功放电路的共模电平输入端与基准电源连接，所述功放电路的双时钟端与时钟电路连接，其特征在于，所述功放电路包括: 一运放单元，所述运放单元的一个或多个输入端为所述功放电路的信号输入端，用于对接收的音频信号进行放大，生成高增益音频信号； 至少一采样保持单元，一个或多个所述采样保持单元的输入端与所述运放单元的一个或多个输出端连接，一个或多个所述采样保持单元的共模电平输入端为所述功放电路的共模电平输入端，一个或多个所述采样保持单元的双时钟输入端为所述功放电路的双时钟输入端，用于通过双相非交叠时钟控制采样，以对所述高增益音频信号进行带阻滤波，衰减PWM调制频率生成的谐波及噪声信号； 至少一脉宽调制单元，所述脉宽调制单元的第一输入端与所述采样保持单元的输出端连接，所述脉宽调制单元的第二输入端为所述功放电路的三角波输入端，用于将带阻滤波后的所述音频信号与接收的三角波信号比较，生成PWM信号； 至少一死区控制单元，所述死区控制单元的输入端与所述脉宽调制单元的输出端连接，用于对所述PWM信号进行死区校正； 至少一开关单元，所述开关单元的输入端与所述死区控制单元的输出端连接，所述开关单元的输出端为所述功放电路的信号输出端与所述运放单元的一个或多个驱动输出端连接，用于通过校正后的PWM信号驱动音频播放装置。
2.如权利要求1所述的功放电路，其特征在于，所述运放单元包括: 运算放大器、电阻R31、电阻R32、电阻R33以及电容C31 ； 所述运算放大器的正向输入端接地，所述电阻R33的一端与所述运算放大器的正向输入端连接，所述电阻R33的另一端为所述运放单元的驱动输出端，所述运算放大器的反向输入端与所述电阻R31的一端连接，所述电阻R31的另一端为所述运放单元的输入端，所述运算放大器的反向输入端同时与所述电容C31的一端连接，所述电容C31的另一端通过所述电阻R32与所述运算放大器的输出端连接，所述运算放大器的输出端为所述运放单元的输出端。
3.如权利要求1所述的功放电路，其特征在于，所述运放单元为差分结构，包括: 差分运算放大器、电阻R11、电阻R12、电阻R13、电阻R21、电阻R22、电阻R23、电容Cll及电容C12 ； 所述电阻Rll的一端为所述差分结构运放单元的正向输入端，所述电阻Rll的另一端与所述差分运算放大器的正向输入端连接，所述电阻R21的一端为所述差分结构运算放大器的反向输入端，所述电阻R21的另一端与所述差分运算放大器的反向输入端连接，所述差分运算放大器的正向输入端同时与所述电容Cll的一端连接，所述电容Cll的另一端通过所述电阻R12与所述差分运算放大器的反向输出端连接，所述差分运算放大器的反向输入端同时与所述电容C21的一端连接，所述电容C21的另一端通过所述电阻R22与所述差分运算放大器的正向输出端连接，所述差分运算放大器的正向输出端为所述差分结构运放单元的正向输出端，所述差分运算放大器的反向输出端为所述差分结构运放单元的反向输出端，所述差分结构运放单元的正向输入端还与所述电阻R13的一端连接，所述电阻R13的另一端为所述差分结构运放单元的一驱动输出端，所述差分结构运放单元的反向输入端还与所述电阻R23的一端连接，所述电阻R23的另一端为所述差分结构运放单元的另一驱动输出端。
4.如权利要求1所述的功放电路，其特征在于，所述采样保持单元包括: 第一开关、第二开关、第三开关、第四开关、电容Cl以及电容C2 ； 所述第一开关的电流输入端为所述采样保持单元的输入端与所述第二开关的电流输入端连接，所述第一开关的电流输出端同时与所述第三开关的电流输入端和所述电容Cl的一端连接，所述电容Cl的另一端为所述采样保持单元的共模电平输入端与所述电容C2的一端连接，所述电容C2的另一端同时与所述第二开关的电流输出端和第四开关的电流输入端连接，所述第四开关的电流输出端为所述采样保持单元的输出端与所述第三开关的电流输出端连接。
5.如权利要求3所述的功放电路，其特征在于，所述功放电路包括两个所述采样保持单元，第一采样保持单元包括: 第一开关、第二开关、第三开关、第四开关、电容Cl以及电容C2 ； 所述第一开关的电流输入端为所述第一采样保持单元的输入端与所述第二开关的电流输入端连接，所述第一开关的电流输出端同时与所述第三开关的电流输入端和所述电容Cl的一端连接，所述电容Cl的另一端为所述第一采样保持单元的共模电平输入端与所述电容C2的一端连接，所述电容C2的另一端同时与所述第二开关的电流输出端和所述第四开关的电流输入端连接，所述第四开关的电流输出端为所述第一采样保持单元的输出端与所述第三开关的电流输出端连接； 第二采样保持单元包括: 第五开关、第六开关、第七开关、第八开关、电容C3以及电容C4 ； 所述第五开关的电流输入端为所述第二采样保持单元的输入端与所述第六开关的电流输入端连接，所述第五开关的电流输出端同时与所述第七开关的电流输入端和所述电容C3的一端连接，所述电容C3的另一端为所述第二采样保持单元的共模电平输入端与所述电容C4的一端连接，所述电容C4的另一端同时与所述第六开关的电流输出端和所述第八开关的电流输入端连接，所述第八开关的电流输出端为所述第二采样保持单元的输出端与所述第七开关的电流输出端连接。
6.如权利要求4或5所述的功放电路，其特征在于，所述第一开关、所述第二开关、所述第三开关、所述第四开关为传输门； 所述第一开关至所述第四开关的电流输入端为所述传输门的输入端，所述第一开关至所述第四开关的电流输出端为所述传输门的输出端，所述第一开关至所述第四开关的控制端为所述传输门的门信号控制端； 所述第五开关、所述第六开关、所述第七开关、所述第八开关为传输门； 所述第四开关至所述第八开关的电流输入端为所述传输门的输入端，所述第四开关至所述第八开关的电流输出端为所述传输门的输出端，所述第四开关至所述第八开关的控制端为所述传输门的门信号控制端。
7.如权利要求4或5所述的功放电路，其特征在于，所述第一开关、所述第二开关、所述第三开关、所述第四开关为CMOS管、BICMOS管或Bipolar管； 所述第五开关、所述第六开关、所述第七开关、所述第八开关为CMOS管、BICMOS管或Bipolar 管。
8.如权利要求7所述的功放电路，其特征在于，所述第一开关、所述第二开关、所述第三开关、所述第四开关为N型MOS管； 所述第一开关至所述第四开关的电流输入端为所述N型MOS管的漏极，所述第一开关至所述第四开关的电流输出端为所述N型MOS管的源极，所述第一开关至所述第四开关的控制端为所述N型MOS管的栅极； 所述第五开关、所述第六开关、所述第七开关、所述第八开关为N型MOS管； 所述第四开关至所述第八开关的电流输入端为所述N型MOS管的漏极，所述第四开关至所述第八开关的电流输出端为所述N型MOS管的源极，所述第四开关至所述第八开关的控制端为所述N型MOS管的栅极。
9.如权利要求1所述的功放电路，其特征在于，所述脉宽调制单元为比较器，所述比较器的一输入端为所述脉宽调制单元的一输入端，所述比较器的另一输入端为所述脉宽调制单元的另一输入端，所述比较器的输出端为所述脉宽调制单元的输出端。
10.如权利要求1所述的功放电路，其特征在于，所述开关单元包括: 第九开关管和第十开关管； 所述第九开关管的电流输入端与电源电压连接，所述第九开关管的电流输出端为所述开关单元的输出端与所述第十开关管的电流输入端连接，所述第十开关管的电流输出端接地，所述第九开关管的控制端为所述开关单元的输入端与所述第十开关管的控制端连接。
11.如权利要求10所述的功放电路，其特征在于，所述第九开关管为P型MOS管，所述第十开关管为N型MOS管； 所述P型MOS管的源极为所述第九开关管的电流输入端，所述P型MOS管的漏极为所述第九开关管的电流输出端，所述P型MOS管的栅极为所述第九开关管的控制端； 所述N型MOS管的漏极为所述第十开关管的电流输入端，所述N型MOS管的源极为所述第十开关管的电流输出端，所述N型MOS管的栅极为所述第十开关管的控制端。
12.—种功率放大器，其特征在于，所述功率放大器包括如权利要求1至11任一项所述的D类音频功放电路。
13.一种音频播放装置，其特征在于，所述装置包括如权利要求12所述的功率放大器。
【文档编号】H03F3/217GK104348427SQ201310323260
【公开日】2015年2月11日 申请日期:2013年7月29日 优先权日:2013年7月29日
【发明者】潘少辉, 胡胜发 申请人:安凯(广州)微电子技术有限公司