一种多位量化积分三角模数调制器的制造方法
【专利摘要】本发明公开了一种多位量化积分三角模数调制器，其包括两个积分器、多位模数转换器、多位数模转换器和动态单元匹配逻辑电路；积分器A的输出端与积分器B的输入端相连接，积分器B的输出端与多位模数转换器的输入端相连接，多位模数转换器的输出端与动态单元匹配逻辑电路的输入端相连接，动态单元匹配逻辑电路的输出端与多位数模转换器的输入端相连接，多位数模转换器的输出端分别与积分器A和积分器B的输入端相连接；多位模数转换器的输出就是所述的多位量化积分三角模数调制器的输出。本发明具有结构稳定、鲁棒性好、精度高、功耗低、工艺及电路结构简单等优点，适用于高精度低功耗开关电容过采样模数转换器。
【专利说明】一种多位量化积分三角模数调制器
【技术领域】
[0001]本发明是涉及一种多位量化积分三角模数调制器，属于微电子【技术领域】。
【背景技术】
[0002]积分三角模数调制器(SDM, Sigma-Delta Modulator)为一种过米样(oversampling)的模拟/数字转换器的模拟部分,具有高度动态范围(dynamic range)以及高解析度，己成功地使用于通讯以及其他数据处理领域中。积分三角模数调制器可分为一阶(order)或多阶、一位或多位等。其中，一位积分三角模数调制器虽具有良好的线性度(linearity)，但不能满足高精度要求。为了实现高精度，通常都需要增加积分三角模数调制器的阶数或位数。然而，若提高阶数会使状态不稳定，而增加位数的话，若不额外处理，则会导入非线性的反馈信号，使加总信号呈非线性，整体系统的线性度降低，在此种情形下，需要额外的算法或电路来维持或校正线性度，以致造成系统的额外负担。
【发明内容】
[0003]针对现有技术存在的上述问题，本发明的目的是提供一种多位量化积分三角模数调制器，实现在保证系统稳定性的同时，简化电路结构并实现高精度和低功耗。
[0004]为达上述目的，本发明采用如下技术方案:
[0005]一种多位量化积分三角模数调制器，包括两个积分器、多位模数转换器(A/D)、多位数模转换器Φ/Α)和动态单元匹配(DEM)逻辑电路；其中:积分器A的输出端与积分器B的输入端相连接，积分器B的输出端与多位模数转换器(A/D)的输入端相连接，多位模数转换器(A/D)的输出端与动态单元匹配(DEM)逻辑电路的输入端相连接，动态单元匹配(DEM)逻辑电路的输出端与多位数模转换器(D/A)的输入端相连接，多位数模转换器(D/A)的输出端分别与积分器A和积分器B的输入端相连接；多位模数转换器(A/D)的输出就是所述的多位量化积分三角模数调制器的输出。
[0006]作为一种实施方案,在积分器A的输入端设有加法器a。
[0007]作为一种实施方案,在积分器A与积分器B之间设有加法器b。
[0008]作为一种实施方案，上述的多位模数转换器(A/D)为并行(Flash)模数转换器。
[0009]作为一种实施方案，上述的多位数模转换器(D/A)为开关电容数模转换器。
[0010]作为一种实施方案，上述的积分器均为开关电容积分器，包括运算放大器、开关、米样电容Cs和积分电容C1。
[0011]作为一种实施方案，所述的开关电容积分器由开关S1、开关S2、采样电容Cs、开关S3、开关S4、运算放大器及积分电容C1组成，所述开关SI的输出端分别与开关S2和采样电容Cs的输入端相连接，采样电容Cs的输出端分别与开关S3和开关S4的输入端相连接，开关S4的输出端分别与运算放大器的输入端和积分电容C1的输入端相连接，运算放大器的输出端与积分电容C1的输出端相连接；当开关SI和开关S3闭合，开关S2和开关S4断开，电路处于采样相；当开关S2和开关S4闭合，开关SI和开关S3断开，电路处于积分相。
[0012]作为一种实施方案，所述的动态单元匹配(DEM)逻辑电路，包括加法器、D触发器、译码器A、译码器B和输出逻辑电路；所述加法器的输出端分别与D触发器的输入端和译码器A的输入端相连接；所述D触发器的输出端分别与加法器的输入端和译码器B的输入端相连接；所述译码器A的输出端和译码器B的输出端均与输出逻辑电路的输入端相连接。
[0013]作为一种实施方案，所述的D触发器为延时电路。
[0014]作为一种实施方案，所述的译码器A和译码器B的输出均为温度计码。
[0015]与现有技术相比，本发明提供的多位量化积分三角模数调制器为二阶多位单环调制器，具有结构稳定、鲁棒性好、精度高、功耗低、工艺及电路结构简单等优点；所采用的DEM电路可减小反馈数模转换器(D/A)的非线性对调制器整体性能的影响，且具有结构简单、总体延迟时间短、工作速度快、芯片面积小等优点，可满足高精度低功耗要求，广泛用于消费电子与无线通讯等领域。
【专利附图】
【附图说明】
[0016]图1是本发明提供的一种多位量化积分三角模数调制器的结构示意图；
[0017]图2为本发明提供的一种开关电容积分器的电路结构示意图；
[0018]图3为本发明提供的开关电容积分器的采样相电路原理示意图；
[0019]图4为本发明提供的开关电容积分器的积分相电路原理示意图；
[0020]图5为本发明提供的一种动态单元匹配(DEM)逻辑电路的结构示意图。
[0021]图中:1、积分器A ;2、积分器B ;3、多位模数转换器(A/D) ;4、动态单元匹配(DEM)逻辑电路；5、多位数模转换器(D/A) ;6、加法器a ;7、加法器b ;8、运算放大器。
【具体实施方式】
[0022]下面结合具体实施例和附图，进一步阐述本发明。
[0023]如图1所示:本发明提供的一种多位量化积分三角模数调制器，包括积分器A 1、积分器B 2、多位模数转换器(A/D)3、动态单元匹配(DEM)逻辑电路4和多位数模转换器(D/A)5 ;其中:积分器A I的输出端与积分器B 2的输入端相连接,积分器B 2的输出端与多位模数转换器(A/D)3的输入端相连接，多位模数转换器(A/D) 3的输出端与动态单元匹配(DEM)逻辑电路4的输入端相连接，动态单元匹配(DEM)逻辑电路4的输出端与多位数模转换器(D/A)5的输入端相连接,多位数模转换器(D/A)5的输出端分别与积分器A I和积分器B 2的输入端相连接；多位模数转换器(A/D) 3的输出就是所述的多位量化积分三角模数调制器的输出；且在积分器A I的输入端设有加法器a 6，在积分器A I与积分器B 2之间设有加法器b 7。
[0024]所述的多位模数转换器(A/D) 3为并行(Flash)模数转换器，所述的多位数模转换器(D/A) 5为开关电容数模转换器，所述的积分器A I和积分器B 2均为开关电容积分器，包括运算放大器、开关、采样电容Cs和积分电容Q。
[0025]所述的开关电容积分器可采用图2所示的电路结构:由开关S1、开关S2、采样电容Cs、开关S3、开关S4、运算放大器8及积分电容C1组成，所述开关SI的输出端分别与开关S2和采样电容Cs的输入端相连接，采样电容Cs的输出端分别与开关S3和开关S4的输入端相连接，开关S4的输出端分别与运算放大器8的输入端和积分电容C1的输入端相连接，运算放大器8的输出端与积分电容C1的输出端相连接；当开关SI和开关S3闭合，开关S2和开关S4断开，电路处于采样相(如图3所示)；当开关S2和开关S4闭合，开关SI和开关S3断开，电路处于积分相(如图4所示)。所述的开关电容积分器具有低通滤波功能，具有与CMOS工艺相容、对时钟抖动不敏感、对运算放大器的建立过程不敏感及电容比例能准确决定零极点位置等优点。
[0026]图1中kla，klb为各个积分器的增益衰减因子，它们的值可以通过积分器电容比例(C1ZCs)来确定。在 kla = klb= 1/2 时，其 Z 域传输函数为:Y(z) =Z^2X(Z)+ (1-Z^1)2E(Z),其中E(Z)为量化噪声。
[0027]所述的动态单元匹配(DEM)逻辑电路4采用图5所示结构:包括加法器、D触发器、译码器Α、译码器B和输出逻辑电路；所述加法器的输出端分别与D触发器的输入端和译码器A的输入端相连接；所述D触发器的输出端分别与加法器的输入端和译码器B的输入端相连接；所述译码器A的输出端和译码器B的输出端均与输出逻辑电路的输入端相连接。所述加法器的作用是对输入码与前一时钟周期产生的二进制码求和，得到当前时钟周期的二进制码；所述D触发器为延时电路，其作用是对当前时钟周期的二进制码进行延时，产生前一时钟周期的二进制码；所述的译码器A和译码器B的输出均为温度计码，译码器A的作用是将当前时钟周期的二进制码(PTR)译为温度计码fi;译码器B的作用是将前一时钟周期产生的二进制码(DPTR)译成温度计码gi ;所述输出逻辑电路的作用是产生整个DEM逻辑电路的输出Si,用来选择开关电容组的开关。
[0028]所述的动态单元匹配(DEM)逻辑电路4的工作原理如下:输入码与前一时钟周期产生的二进制码(DPTR)通过加法器求和，得到当前时钟周期的二进制码(PTR)，然后一路输出给D触发器，进行延时产生前一时钟周期的二进制码(DPTR)，其另一路输出给译码器A，由其译为温度计码A ; SD触发器产生的前一时钟周期的二进制码(DPTR) —路输出给加法器，另一路输出给译码器B，由其译为温度计码gi ;产生的温度计码A和gi均输出给输出逻辑电路，由其产生整个DEM电路的输出Si,用来选择开关电容组的开关。
[0029]由于所述的动态单元匹配(DEM)逻辑电路4对于所有输入只用一个寄存器，寄存器的指针总是指向下一个未使用的单元，从而保证了每个单元使用次数一样，且使用率最高，D/A的误差可以很快使其平均值为零，因此，本发明采用的动态单元匹配(DEM)逻辑电路具有结构简单、总体延迟时间短、工作速度快、芯片面积小、功耗低等优点。
[0030]另外，由于本发明提供的多位量化积分三角模数调制器为二阶多位单环调制器，因此具有结构稳定、鲁棒性好、精度闻、功耗低、工艺及电路结构简单等优点，可满足闻精度低功耗要求，广泛用于消费电子与无线通讯等领域。
[0031]最后有必要在此说明的是:以上内容只用于对本发明的技术方案作进一步详细说明，不能理解为对本发明保护范围的限制，本领域的技术人员根据本发明的上述内容作出的一些非本质的改进和调整均属于本发明的保护范围。
【权利要求】
1.一种多位量化积分三角模数调制器，其特征在于:包括两个积分器、多位模数转换器、多位数模转换器和动态单元匹配逻辑电路；其中:积分器A的输出端与积分器B的输入端相连接，积分器B的输出端与多位模数转换器的输入端相连接，多位模数转换器的输出端与动态单元匹配逻辑电路的输入端相连接，动态单元匹配逻辑电路的输出端与多位数模转换器的输入端相连接，多位数模转换器的输出端分别与积分器A和积分器B的输入端相连接；多位模数转换器的输出就是所述的多位量化积分三角模数调制器的输出。
2.如权利要求1所述的多位量化积分三角模数调制器，其特征在于:在积分器A的输入端设有加法器a。
3.如权利要求1所述的多位量化积分三角模数调制器，其特征在于:在积分器A与积分器B之间设有加法器b。
4.如权利要求1所述的多位量化积分三角模数调制器，其特征在于:所述的多位模数转换器为并行模数转换器。
5.如权利要求1所述的多位量化积分三角模数调制器，其特征在于:所述的多位数模转换器为开关电容数模转换器。
6.如权利要求1所述的多位量化积分三角模数调制器，其特征在于:所述的积分器A和积分器B均为开关电容积分器，包括运算放大器、开关、采样电容Cs和积分电容Cl。
7.如权利要求6所述的多位量化积分三角模数调制器，其特征在于:所述的开关电容积分器由开关S1、开关S2、采样电容Cs、开关S3、开关S4、运算放大器及积分电容Cl组成，所述开关SI的输出端分别与开关S2和米样电容Cs的输入端相连接,米样电容Cs的输出端分别与开关S3和开关S4的输入端相连接，开关S4的输出端分别与运算放大器的输入端和积分电容Cl的输入端相连接，运算放大器的输出端与积分电容Cl的输出端相连接；当开关SI和开关S3闭合，开关S2和开关S4断开，电路处于采样相；当开关S2和开关S4闭合，开关SI和开关S3断开，电路处于积分相。
8.如权利要求1所述的多位量化积分三角模数调制器，其特征在于:所述的动态单元匹配逻辑电路，包括加法器、D触发器、译码器A、译码器B和输出逻辑电路；所述加法器的输出端分别与D触发器的输入端和译码器A的输入端相连接；所述D触发器的输出端分别与加法器的输入端和译码器B的输入端相连接；所述译码器A的输出端和译码器B的输出端均与输出逻辑电路的输入端相连接。
9.如权利要求8所述的多位量化积分三角模数调制器，其特征在于:所述的D触发器为延时电路。
10.如权利要求8所述的多位量化积分三角模数调制器，其特征在于:所述的译码器A和译码器B的输出均为温度计码。
【文档编号】H03M1/52GK104410420SQ201410625604
【公开日】2015年3月11日 申请日期:2014年11月9日 优先权日:2014年11月9日
【发明者】邹睿 申请人:上海工程技术大学