一种优化多负载拓扑信号质量的PCB结构的制作方法

本实用新型涉及电路板领域，具体地说，一种优化多负载拓扑信号质量的pcb结构。

背景技术：

印制电路板（printedcircuitboard，又称pcb板）是电子产品的物理支撑以及信号传输的重要组成部分。根据电路板上不同电路的设计，满足不同信号传输的需求，对于速率并不是很高的信号（33mhz～100mhz），一般采用菊花链的拓扑结构从头到尾的连接方式，即一个芯片发送，多个负载接收的拓扑结构，后面的负载距离发送芯片和前面的负载很远，会发现距离最近的负载受到了后面负载信号的多重反射，并叠加在前面的负载处，导致前面的负载信号质量下降，如时钟信号中，其上升沿会出现明显的回沟，判决处降低了信号电压，造成信号误触发，尤其是距离发送芯片最近的负载，信号质量最差，从而影响了链路的性能。

因此如何能在不改变拓扑结构下优化信号的质量成为业界急需解决的问题。

技术实现要素：

为了克服现有技术的不足，本实用新型提供一种优化多负载拓扑信号质量的pcb结构。

本实用新型技术方案如下所述：

一种优化多负载拓扑信号质量的pcb结构，包括发送芯片和若干负载，所述发送芯片通过一条主路传输线和第一个所述负载连接，在所述主路传输线上引出一条链路传输线连接下一个所述负载，在每一条所述链路传输线上引出一条所述链路传输线连接下一个所述负载，其特征在于，至少在最远端的所述链路传输线上设有链路电阻，所述链路电阻的阻值等于对应的链路传输线阻抗值的95%～105%。

进一步的，在最远端的所述链路传输线和倒数第二条所述链路传输线上设有所述链路电阻。

进一步的，在每一条所述链路传输线上设有所述链路电阻。

进一步的，所述传输线阻抗值等于50ω。

进一步的，所述链路电阻的阻值范围为47.5～52.5ω

进一步的，所述链路电阻的阻值等于50ω。

根据上述方案的本实用新型，其有益效果在于，增设的链路电阻能够有效抑制后面的负载的信号经链路传输线反射并叠加在前面的负载处，提高前面的负载信号质量，如时钟信号中，改善后的信号上升沿回沟的位置不再处于中间判决处，使得时钟信号的质量有明显的改善，提高了整个链路的性能。

附图说明

图1为本实用新型实施例一的结构示意图。

图2为本实用新型实施例二的结构示意图。

图3为本实用新型的时钟信号波形图。

在图中，1、发送芯片；2、主路传输线；3、链路传输线；4、负载；5、链路电阻。

具体实施方式

下面结合附图以及实施方式对本实用新型进行进一步的描述：

实施例一

如图1所示，一种优化多负载拓扑信号质量的pcb结构，包括发送芯片1和两个负载4，在pcb板上，发送芯片1通过主路传输线2和第一个负载4连接，在主路传输线2上引出一条链路传输线3连接第二个负载4，在链路传输线3上设有链路电阻5，链路电阻5的阻值等于对应的链路传输线3阻抗值的95%～105%。

优选的，链路传输线3的阻抗值等于50ω。

优选的，链路电阻5与链路传输线3的阻抗值相等，即50ω。

本实施例有效地抑制第二个负载4反射回第一个负载4的信号，提高了第一个负载4的信号质量。

实施例二

如图2所示，一种优化多负载拓扑信号质量的pcb结构，包括发送芯片1和三个负载4，在pcb板上，发送芯片1通过主路传输线2和第一个负载4连接，在主路传输线2上引出一条链路传输线3连接第二个负载4，在第一条链路传输线3上引出第二条链路传输线3连接第三个负载4，在第二条链路传输线3上设有链路电阻5，链路电阻5的阻值等于对应的链路传输线3阻抗值的95%～105%。

优选的，在第一条链路传输线3上设有链路电阻5。

优选的，两条链路传输线3的阻抗值均等于50ω。

优选的，链路电阻5与链路传输线3的阻抗值相等，即50ω。

如图3所示，实施例一和实施例二有效地改善了脉冲信号上升沿的回沟，解决了判决处信号电压不稳定的问题，改善距离发送芯片最近的第一个负载的信号质量，从而提高了整体电路的信号质量。

本实用新型除了实施例一和实施例二的连接结构，还可以有更多的链路结构。应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，这些改进和变换都属于本实用新型所附权利要求的保护范围。

上面结合附图对本实用新型专利进行了示例性的描述，显然本实用新型专利的实现并不受上述方式的限制，只要采用了本实用新型专利的方法构思和技术方案进行的改进，或未经改进将本实用新型专利的构思和技术方案直接应用于其它场合的，均在本实用新型的保护范围内。

技术特征：

1.一种优化多负载拓扑信号质量的pcb结构，包括发送芯片和若干负载，所述发送芯片通过一条主路传输线和第一个所述负载连接，在所述主路传输线上引出一条链路传输线连接下一个所述负载，在每一条所述链路传输线上引出一条所述链路传输线连接下一个所述负载，其特征在于，至少在最远端的所述链路传输线上设有链路电阻，所述链路电阻的阻值等于对应的链路传输线阻抗值的95%～105%。

2.根据权利要求1所述的一种优化多负载拓扑信号质量的pcb结构，其特征在于，在最远端的所述链路传输线和倒数第二条所述链路传输线上设有所述链路电阻。

3.根据权利要求1所述的一种优化多负载拓扑信号质量的pcb结构，其特征在于，在每一条所述链路传输线上设有所述链路电阻。

4.根据权利要求1所述的一种优化多负载拓扑信号质量的pcb结构，其特征在于，所述链路传输线阻抗值等于50ω。

5.根据权利要求4所述的一种优化多负载拓扑信号质量的pcb结构，其特征在于，所述链路电阻的阻值范围为47.5～52.5ω。

6.根据权利要求5所述的一种优化多负载拓扑信号质量的pcb结构，其特征在于，所述链路电阻的阻值等于50ω。

技术总结
本实用新型公开了一种优化多负载拓扑信号质量的PCB结构，包括发送芯片和若干负载，所述发送芯片通过一条主路传输线和第一个所述负载连接，在所述主路传输线上引出一条链路传输线连接下一个所述负载，在每一条所述链路传输线上引出一条所述链路传输线连接下一个所述负载，其特征在于，最远端的所述链路传输线上设有链路电阻，所述链路电阻的阻值等于对应的链路传输线阻抗值的95%～105%。本实用新型能够有效抑制后面负载的反射信号对前面负载的影响，提高前面负载的信号质量，如时钟信号中，改善后的信号上升沿回沟的位置不再处于中间判决处，使得信号质量有明显的改善，提高了整个链路的性能。

技术研发人员：黄刚;吴均
受保护的技术使用者：深圳市一博电路有限公司
技术研发日：2019.10.14
技术公布日：2020.07.14