一种改善元件立碑现象的pcb制作方法
【技术领域】
[0001]本发明涉及一种印制电路板的制作方法，具体地说涉及一种改善元件立碑现象的印制电路板的制作方法。
【背景技术】
[0002]印制电路板(Printed Circuit Board，简称PCB)又称印刷电路板，是采用电子印刷术制作而成的，是一种重要的电子部件，是电子元件的支撑体和电子器件电气连接的载体。随着科技的飞速进步，电子产品不断向小型化和高功能化发展，短小轻薄已逐渐成为电子产品的主流发展趋势，随之电子产品中的印制电路板也向着高精度、高密度和高可靠性发展，不断缩小体积、提尚性能。
[0003]随着元件重量越来越轻，当其通过表面贴装工艺的回流焊接过程焊接在PCB上时，常会出现贴片元件的一端离开焊盘表面，元件呈倾斜或直立，其状若石碑，称为石碑现象，也称吊桥现象或曼哈顿现象，它和浮起、位移一起被认为是回流焊接工艺中常见的缺陷。立碑现象一般发生在芯片元件(如贴片电容和贴片电阻)中，而且元件体积越小越容易发生。立碑现象发生的主要原因是元件两端焊盘上的焊膏在回流熔化时，元件两个焊端的表面张力不平衡，张力较大的一端拉着元件沿其底部旋转而导致另一端离开焊盘表面，元件两端张力不平衡的原因主要是元件两端温度不平衡，使得元件两端的焊膏未同时熔化。
[0004]现有技术中改善立碑现象的主要方法通常是在表面贴装技术(Surface MountTechnology，简称SMT)贴片过程中加以控制:更换多温区炉、控制炉温、改变炉内热风回流方式、更换导热性与厚度均匀性好的基板、更换均匀性好的锡膏等。但是这些控制方法存在以下缺点:(I)成本高，往往需要更换更先进且价值昂贵的设备才能有所改善；(2)控制流程复杂；(3)人力物力耗费严重，最终还需人工对遗留立碑器件检修才能最终完成。
【发明内容】
[0005]为此，本发明所要解决的技术问题在于现有改善元件立碑现象的PCB制作方法成本高、流程复杂、人力物力耗费严重，从而提出一种生产成本低、自动化程度高、流程简单的改善元件立碑现象的PCB的制作方法。
[0006]为解决上述技术问题，本发明的技术方案为:
[0007]本发明提供了一种改善元件立碑现象的PCB制作方法，其包括以下步骤:
[0008]S1、在PCB上制作对应元件两端的两个焊盘，两个所述焊盘沿所述元件的中线对称设置；
[0009]S2、在所述焊盘表面制作焊膏层，所述焊膏层尺寸小于所述焊盘尺寸；
[0010]S3、优化PCB的布线方式。
[0011]作为优选，所述步骤S3包括以下步骤:
[0012]a.确定通过所述元件的焊盘互连走线的电流量；
[0013]b.确定所述焊盘互连走线互连形式。
[0014]作为优选，所述焊盘互连走线的互连形式为十字型或一字型。
[0015]作为优选，所述两个焊盘两侧的互连走线尺寸一致。
[0016]作为优选，所述焊膏层单边尺寸较所述焊盘单边尺寸小l_2mil。
[0017]作为优选，所述元件两端的两个所述焊盘尺寸一致。
[0018]本发明的上述技术方案相比现有技术具有以下优点:
[0019](I)本发明提供的改善元件立碑现象的PCB制作方法，其包括以下步骤:S1、在PCB上制作沿元件的中线对称的焊盘；S2、在焊盘表面制作焊膏层，焊膏层尺寸小于焊盘尺寸；S3、优化PCB的布线方式。首先，本申请通过精确控制焊盘的对称性，保证了元件两端熔融焊锡表面张力平衡。其次，现有的PCB焊盘制作工艺中中，焊膏层与焊盘的大小是等大的，而焊盘焊膏层的大小决定刷锡膏的面积大小，在焊接的过程中，液化后的锡在器件压力的作用下会向周边流动，甚至溢出本体器件范围，使得器件焊盘在熔化后的锡液中易出现位移，旋转，导致立碑、开路、连锡等现象，本方案中将焊膏层适当缩小，减少器件在融焊后的锡液中位移的空间，减小器件位移，从而有效降低了元件立碑、位移、连锡现象的发生几率。
[0020](2)本发明提供的改善元件立碑现象的PCB制作方法，还通过改良焊盘的走线互连形式优化了 PCB的布线方式，现有技术中，PCB焊盘设计中，两侧直接辅铜连接处理，无法精确控制焊盘两侧铜的尺寸，常常因为器件连接的铜大小不一导致器件两侧散热效果不一致，导致锡膏在焊盘上的熔融速度不一致，最终产生立碑现象；本申请则将焊盘的走线设计为十字型或一字型，焊盘两侧的走线数量、尺寸和形状一致，使器件两端热传导通道尺寸、形状一致，传热效果相同，从而减少了器件两端锡膏熔融速度的差异，进一步有效降低了器件立碑现象的发生，降低了生产成本。
【附图说明】
[0021]为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
[0022]图1是本发明所述的改善元件立碑现象的PCB制作方法中焊盘和锡膏层的结构示意图；
[0023]图2是本发明改善元件立碑现象的PCB制作方法中十字型焊盘互连走线形式示意图；
[0024]图3是本发明改善元件立碑现象的PCB制作方法中一字型焊盘互连走线形式示意图
[0025]图中附图标记表示为:1_焊盘；2_焊膏层；3_互连走线。
【具体实施方式】
[0026]实施例
[0027]本实施例提供了一种改善元件立碑现象的PCB制作方法，其包括以下步骤:
[0028]S1、在PCB上制作对应元件两端的两个焊盘I，用于焊接所述元件，两个所述焊盘I沿所述元件的中线对称设置，且两个所述焊盘I的尺寸相同；
[0029]S2、如图1所示，在所述焊盘I表面制作焊膏层2，所述焊膏层2尺寸小于所述焊盘I尺寸l-2mil，本实施例中所述焊膏层2的尺寸较所述焊盘I尺寸小1.5mil ；
[0030]S3、优化PCB的布线方式:
[0031]a.测量确定通过所述元件的焊盘互连走线3的电流量；
[0032]b.确定所述焊盘互连走线3的互连形式，如图2-3所示，所述互连走线3的互连形式可以为在两个焊盘I两侧尺寸和形状均相同的十字型或一字型。
[0033]显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
【主权项】
1.一种改善元件立碑现象的PCB制作方法，其特征在于，包括以下步骤: 51、在PCB上制作对应元件两端的两个焊盘，两个所述焊盘沿所述元件的中线对称设置； 52、在所述焊盘表面制作焊膏层，所述焊膏层尺寸小于所述焊盘尺寸； 53、优化PCB的布线方式。2.根据权利要求1所述的改善元件立碑现象的PCB制作方法，其特征在于，所述步骤S3包括以下步骤: a.确定通过所述元件的焊盘互连走线的电流量； b.确定所述焊盘互连走线的互连形式。3.根据权利要求2所述的改善元件立碑现象的PCB制作方法，其特征在于，所述焊盘互连走线的互连形式为十字型或一字型。4.根据权利要求3所述的改善元件立碑现象的PCB制作方法，其特征在于，两个所述焊盘两侧互连走线尺寸一致。5.根据权利要求1-4任一项所述的改善元件立碑现象的PCB制作方法，其特征在于，所述焊膏层单边尺寸较所述焊盘单边尺寸小l_2mil。6.根据权利要求5所述的改善元件立碑现象的PCB制作方法，其特征在于，所述元件两端的两个所述焊盘尺寸一致。
【专利摘要】本发明公开了一种改善元件立碑现象的PCB制作方法，其包括以下步骤：S1、在PCB上制作沿元件的中线对称的焊盘；S2、在焊盘表面制作焊膏层，焊膏层尺寸小于焊盘尺寸；S3、优化PCB的布线方式。通过精确控制焊盘的对称性，保证了元件两端熔融焊锡表面张力平衡；将焊膏层适当缩小，减少器件在融焊后的锡液中位移的空间，减小器件位移，从而有效降低了元件立碑、位移、连锡现象的发生几率。优化的布线形式使器件两端热传导通道尺寸、形状一致，传热效果相同，从而减少了器件两端锡膏熔融速度的差异，进一步有效降低了器件立碑现象的发生，降低了生产成本。
【IPC分类】H05K3/34
【公开号】CN105208792
【申请号】CN201510483707
【发明人】齐军, 杨林
【申请人】深圳崇达多层线路板有限公司
【公开日】2015年12月30日
【申请日】2015年8月7日