Fpga平台上的基于cordic算法的高实时性信号发生器的制造方法
【技术领域】
[0001]本实用新型属于雷达探测领域，特别涉及一种FPGA平台上的基于CORDIC算法的高实时性信号发生器。
【背景技术】
[0002]目前为了获得实时性较高的信号，通常会通过FPGA芯片实现数字信号，然后将该数字信号发往DA芯片转换为模拟信号输出。利用FPGA芯片实现数字信号的方法包括通过ROM查找表实现，ROM查找表的原理为通过将波形信息存储在FPGA的ROM单元中，但是当波形的精度要求较高时，将会消耗大量的ROM资源且增加系统延时，这就给雷达系统的实时性要求带来了挑战，而且在信号实时性要求比较高时，无法实现输出任意频率的信号。
【实用新型内容】
[0003]本实用新型为了克服上述现有技术的不足，提供了一种FPGA平台上的基于CORDIC算法的高实时性信号发生器，本实用新型提供一种能够产生实时性要求较高信号的信号发生器，可以广泛应用到无线通信领域、雷达探测领域及信息对抗领域。
[0004]为实现上述目的，本实用新型采用了以下技术措施:
[0005]—种FPGA平台上的基于CORDIC算法的高实时性信号发生器，包括数字模块、信号产生模块以及辅助模块，所述数字模块和信号产生模块的信号输入端均连接160MHz晶振，所述辅助模块的信号输出端连接数字模块的信号输入端，所述数字模块的信号输出端输出两路信号，两路信号均与信号产生模块的信号输入端相连，所述信号产生模块的信号输出端最终输出两路信号。
[0006]本实用新型还可以通过以下技术措施进一步实现。
[0007]优选的，所述数字模块包括数控振荡器单元，所述数控振荡器单元的信号输入端连接160MHz晶振，数控振荡器单元的信号输出端输出两路信号，两路信号均与信号产生模块的信号输入端相连。
[0008]优选的，所述数字模块为FPGA芯片，所述FPGA芯片的型号为美国Altera公司生产的 Stratix II GX 系列的 EP2SGX90EF115214。
[0009]进一步的，所述信号产生模块的芯片型号为美国AD公司生产的AD9783。
[0010]进一步的，所述辅助模块的芯片型号为美国Altera公司生产的EPCS64配置芯片。
[0011]本实用新型的有益效果在于:
[0012]I)、本实用新型由数字模块、信号产生模块以及辅助模块组成，所述数字模块为FPGA芯片，为系统的实现提供硬件平台，所述数字模块内部包括数控振荡器单元，本实用新型能够快速地产生实时性要求较高的信号，而且可以产生各种移频信号、混频信号，广泛应用到无线通信领域、雷达探测领域及信息对抗领域。
[0013]值得特别指出的是:本实用新型只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。
[0014]2)、所述FPGA芯片的型号为美国Altera公司生产的Stratix II GX系列的EP2SGX90EF115214，FPGA芯片的供电为1.2V、2.5V、3.3V，这些电源通过不同的PCB电源层分别供电，用来减少电源之间的干扰；所述信号产生模块的芯片型号为美国AD公司生产的AD9783，AD9783的供电为1.8V与3.3V，芯片的电源输入端连接滤波电容，有效地提高了电源的稳定性。
【附图说明】
[0015]图1为本实用新型的电路框图；
[0016]图2为本实用新型的数字模块产生数字信号的RTL结构图。
[0017]图中的附图标记含义如下:
[0018]10—数字模块11一数控振荡器单元20—信号产生模块
[0019]30—辅助模块
【具体实施方式】
[0020]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0021]如图1所示，一种FPGA平台上的基于CORDIC算法的高实时性信号发生器，包括数字模块10、信号产生模块20以及辅助模块30，所述数字模块10和信号产生模块20的信号输入端均连接160MHz晶振，所述辅助模块30的信号输出端连接数字模块10的信号输入端，所述数字模块10的信号输出端输出两路信号，两路信号均与信号产生模块20的信号输入端相连，所述信号产生模块20的信号输出端最终输出两路信号。
[0022]如图1所示，所述数字模块10包括数控振荡器单元11，所述数控振荡器单元11的信号输入端连接160MHz晶振，数控振荡器单元11的信号输出端输出两路信号，两路信号均与信号产生模块20的信号输入端相连。
[0023]所述数控振荡器单元11采用的算法为CORDIC算法。
[0024]如图1所示，所述NCO Based On CORDIC为基于CORDIC算法的数控振荡器。
[0025]所述数字模块10为FPGA芯片，所述FPGA芯片的型号为美国Altera公司生产的Stratix II GX 系列的 EP2SGX90EF115214，FPGA 芯片的供电为 1.2V、2.5V、3.3V，这些电源通过不同的PCB电源层分别供电，用来减少电源之间的干扰。
[0026]所述信号产生模块20的芯片型号为美国AD公司生产的AD9783，AD9783的供电为
1.8V与3.3V，芯片的电源输入端连接滤波电容，有效地提高了电源的稳定性。
[0027]所述辅助模块30的芯片型号为美国Altera公司生产的EPCS64配置芯片。
[0028]本实用新型在使用时，可以与现有技术中的软件配合来实现信号的产生。下面结合现有技术中的软件对本实用新型的工作原理进行描述，但是必须指出的是:与本实用新型相配合的软件不是本实用新型的创新部分，也不是本实用新型的组成部分。
[0029]当数字模块断电时，所述EP2SGX90EF1152I4芯片中的程序将会掉电擦除，此时EPCS64芯片为EP2SGX90EF1152I4芯片提供上电配置程序，160MHz时钟的晶振为EP2SGX90EF115214芯片中的数控振荡器单元11提供工作时钟，即数字本振的采样时钟为160MHz ο
[0030] 如图2所示，fs_clk即为160MHz的采样时钟，ftw[31..0]为数字信号的频率控制字，通过该频率控制字可以更改所需要的信号的频率，rst_n为复位信号，当该信号为低电平时，模块输出为0，fr_n为脉冲触发信号，即检测到该信号的上升沿时，本信号发生器开始工作并输出信号；nco_sine[17..0]与nco_cosine [17..0]为数控振荡器单元11发送给AD9783芯片的正弦与余弦信号，所述EP2SGX90EF1152I4芯片为AD9783芯片提供控制信号，即 EP2SGX90EF115214 芯片为其提供 RESET、SD1、SCLK、CSB 控制信号，RESET 为 AD9783 芯片的复位信号、SD1为AD9783芯片的配置数据、SCLK为AD9783芯片的数据配置时钟、CSB为片选信号，CSB位低电平时，数据输入AD9783芯片有效。
【主权项】
1.一种FPGA平台上的基于CORDIC算法的高实时性信号发生器，其特征在于:包括数字模块(10)、信号产生模块(20)以及辅助模块(30)，所述数字模块(10)和信号产生模块(20)的信号输入端均连接160MHz晶振，所述辅助模块(30)的信号输出端连接数字模块(10)的信号输入端，所述数字模块(10)的信号输出端输出两路信号，两路信号均与信号产生模块(20)的信号输入端相连，所述信号产生模块(20)的信号输出端最终输出两路信号。2.如权利要求1所述的FPGA平台上的基于CORDIC算法的高实时性信号发生器，其特征在于:所述数字模块(10)包括数控振荡器单元(11)，所述数控振荡器单元(11)的信号输入端连接160MHz晶振，数控振荡器单元(11)的信号输出端输出两路信号，两路信号均与信号产生模块(20)的信号输入端相连。3.如权利要求1或2所述的FPGA平台上的基于CORDIC算法的高实时性信号发生器，其特征在于:所述数字模块(10)为FPGA芯片，所述FPGA芯片的型号为美国Altera公司生产的 Stratix II GX 系列的 EP2SGX90EF115214。4.如权利要求1或2所述的FPGA平台上的基于CORDIC算法的高实时性信号发生器，其特征在于:所述信号产生模块(20)的芯片型号为美国AD公司生产的AD9783。5.如权利要求1所述的FPGA平台上的基于CORDIC算法的高实时性信号发生器，其特征在于:所述辅助模块(30)的芯片型号为美国Altera公司生产的EPCS64配置芯片。
【专利摘要】本实用新型属于雷达探测领域，特别涉及一种FPGA平台上的基于CORDIC算法的高实时性信号发生器。本实用新型包括数字模块、信号产生模块以及辅助模块，数字模块为FPGA芯片，为系统的实现提供硬件平台，数字模块内部包括数控振荡器单元，数控振荡器单元采用的算法为CORDIC算法，辅助模块的信号输出端连接数字模块的信号输入端，数控振荡器模块和信号产生模块的信号输入端均连接160MHz晶振，数控振荡器模块的信号输出端输出两路信号均与信号产生模块的信号输入端相连，信号产生模块的信号输出端最终输出两路信号。本实用新型能够快速地产生实时性要求较高的信号，而且可以产生各种移频信号、混频信号，广泛应用到无线通信领域、雷达探测领域及信息对抗领域。
【IPC分类】H03K3/02
【公开号】CN205179004
【申请号】CN201520763766
【发明人】倪文飞, 夏丹, 何启跃, 毛飞
【申请人】安徽四创电子股份有限公司
【公开日】2016年4月20日
【申请日】2015年9月29日