专利名称：一种扩频通信系统的多径解扩方法
技术领域：
本发明涉及一种扩频通信系统的多径解扩方法。
在进行无线通信时，信号产生的多径传播会产生有害的多径干扰。扩频通信系统中的RAKE(多径)接收机可以对这些多径信号进行分离和合并，实现多径分集，以改善系统的性能。RAKE接收机系统一般都是通过对多径信号进行搜索、定时和跟踪，从而获得不同多径的能量峰值A1，A2，A3，……和多径延迟的时间t1，t2，t3，……。最后的RAKE合并则是根据获得的A和t选择能量高的几个多径进行多径合并。由于扩频通信的信号发射的过程中，调制符号经过了扩频序列的调制，因此多径合并前应先对多径数据进行解扩后再合并。
假设调制端采用的是双信道的QPSK(四相频移键控)扩频调制，那么对其它的多信道扩频调制方式的解扩方法也是类似的。
如
图1所示，为多径解扩的一般实现结构。从天线接收到I、Q路数据首先经过模/数(A/D)转换电路进行量化，然后把经过量化后的数据保存在数据存储器中。之后按照RAKE接收机搜索、跟踪到的多径的峰值A和多径延时t的值，由数据存储控制部分控制从数据存储器的不同位置把数据读出来，这就相当于得到了各个多径数据。分别对这些多径进行解扩，然后把解扩后的多径进行能量合并。在解扩过程中，多径的解扩可以采用流水的方法使几条多径共用同一套解扩资源，如图1所示。解扩过程是个积分累加的过程，它的实现利用了一个加法器和一个移位寄存器，移位寄存器的长度是调制过程中多径个数的长度。移位寄存器也可以采用RAM来代替。
假设调制端使用的扩频序列的长度是32，采用把一个调制符号扩展成32个码片的扩频方法，则在解扩的时候就需要对接收到的信号作32chip的累加之后进行判决后以恢复出调制前的调制符号。
根据奈奎斯特采样定律，A/D部分的采样率至少为2倍的chip(码片)速率2fc。假设A/D部分的采样速率是4fc，量化精度是4bit(比特)，则数据存储的时钟速率为4fc，存储器的宽度为4bit。若需要RAKE合并的多径的个数是4，由于多径共用同一套解扩资源，则从存储器中读取数据的时钟速率和移位寄存器的时钟速率都为4fc。按照图1的结构，从数据存储单元中读出的数据的次序为f0d0(第0条多径的第0个chip的数据)，fld0(第1条多径的第0个chip的数据)，f2d0(第2条多径的第Ochip的数据)，f3d0(第3条多径的第0个chip的数据)，f0d1(第0条多径的第1个chip的数据)，f1d1，f2d1，f3d1，f0d2，f1d2，……。
这些数据与解调端本地产生的扩频序列PNI和PNQ相乘后，送至积分累加解扩单元完成接收数据的解扩。最后移位寄存器的输出就是解扩后的多径的流水数据流了。
图1画出的是两个信道的I、Q两路的解扩示意图，当还有更多个信道需要一起解扩时，可以通过并行扩展的方法增加一套同样的硬件资源来实现。
上述的实现多径解扩的功能耗费的数字电路的资源较多。每一条解扩支路为了完成积分累加过程都需耗费很多移位寄存器。按以上方式，若经过A/D后的数据速率是4倍速并经过四比特量化，需要解扩的多径数是4，扩频序列的长度是32的话，那么每个信道的解调至少需要72个寄存器。当需要解调的信道数和多径数目增加时，寄存器的数目也是要按比例增加的。为了减少使用的寄存器的数量，可以使用RAM来代替寄存器来完成解扩累加的过程。这样的话，一个信道的解扩就都要使用两个RAM，RAM的使用量太多了。
本发明的目的在于提供一种扩频通信系统的多径解扩方法，它可以有效的利用寄存器和RAM的资源，节约了实现所需的数字电路的硬件资源。
为了实现上述目的，本发明，即一种扩频通信系统的多径解扩方法，它通过下述方法来实现将来自n个信道的数据分别经过模/数转换电路进行量化，然后把经过量化后的数据保存在各对应的数据存储器中，之后按照多径接收机搜索、跟踪到的多径的峰值和多径延时的值，由数据存储控制部分控制从各数据存储器的不同位置读出n个信道的多径数据后，进行该多径解扩，其特征在于上述的数据存储控制部分控制从各数据存储器的不同位置读出的k条多径数据流的次序为第0条多径的前数个码片的数据、第1条多径的前数个码片的数据、……第k条多径的前数个码片的数据；第0条多径的数个接续码片的数据、第1条多径的数个接续码片的数据、……第k条多径的数个接续码片的数据；……所述的多径解扩分为以下步骤进行首先进行预解扩，将上述次序排列的n个信道并行的多径数据流在与本地产生的扩频序列分别相乘后，各自完成前数个码片的累加，之后把n个信道的各对应的数个码片累加后的多径数据经过数据重组后形成m路并行的数据流(m＜n)；其次进行二次解扩累加，将上述的m路并行的数据流，经过累加和数据重组后形成j路数据流(j＜m)；再者进行多次解扩累加，不断重复上述二次解扩累加，以形成较少支路的数据流；最后，输出n个信道的多径解扩数据。
上述的扩频通信系统的多径解扩分多步骤进行，预解扩过程可使用较少资源完成预累加过程，并降低各信道各路的数据速率，使经过预解扩后的各路数据经过数据重组后可以共用后级的解扩累加单元。另外多次解扩累加使用RAM来代替寄存器完成解扩的累加。所以数据经过预解扩后可以使多路数据流共用各级的一个RAM进行累加，RAM的利用率高，节约了实现的资源。
下面结合本发明的实施例及附图对本发明作进一步的说明。
图1是现有的一种扩频通信系统的多径解扩过程图；图2是本发明的一种实施例的多径解扩过程图。
假设经过A/D后的数据速率也是4倍速并经过四比特量化，需要解扩的多径数是4，扩频序列的长度是32，如图2所示，当n＝2时，即两个信道的I、Q两路的解扩示意图，从数据存储单元中读取多径数据的方法如下P1、P2、P3、P4点的数据流都是从数据存储单元中读出的数据，它们分别属于两个信道的I、Q路的数据。这些点的数据排列依次为第0条多径的前4个(0～3)chip的数据f0d0、f0d1、f0d2、f0d3，第1条多径的前4个(0～3)chip的数据f1d0、f1d1、f1d2、f1d3，第2条多径的前4个(0～3)chip的数据f2d0、f2d1、f2d2、f2d3，第3条多径的前4个(0～3)chip的数据f3d0、f3d1、f3d2、f3d3，……，第0条多径的接续后4个(4～7)chip的数据f0d4、f0d5、f0d6、f0d7，第1条多径的接续后4个(4～7)chip的数据f1d4、f1d5、f1d6、f1d7，第2条多径的接续后4个(4～7)chip的数据f2d4、f2d5、f2d6、f2d7，第3条多径的接续后4个(4～7)chip的数据f3d4、f3d5、f3d6、f3d7，……。
按照这种数据排列，这些数据流在与扩频序列PNI和PNQ相乘后，首先经过预解扩单元，完成四个chip的累加。之后把两个信道的I、Q路4chip累加后的多径数据经过数据重组后并成P5点处的一路数据流，这一路数据经过二次解扩累加后完成多径解扩的过程。最后P6点输出的数据是信道两个信道I、Q路的多径解扩后的数据交错排列。
从实现的过程可看到，两个信道的四个解调支路(包括I、Q两路)在经过预解扩累加后的数据速率比A/D量化后的数据速率降低了四倍，就可以通过数据重组把这四路数据按流水排列成一路数据流，从而使这四路数据可以共用二次解扩累加单元的结构。
综上所述，若经过A/D量化后的数据都是4比特，多径的个数都是4径，扩频序列的长度为32的话，从图2的结构上可以看出，预累加单元使用的加法器和寄存器都是6比特，解扩累加使用的加法器是9比特，一共使用了33比特的加法器、48个寄存器和一个RAM。图1的每一个移位寄存器的长度是4，宽度是9比特，每一个加法器的位数都是9比特，一共用了36比特的加法器和144个寄存器；若使用一个RAM来代替某一解扩支路的寄存器资源，也还再需要108个寄存器。根据以上比较可以很明显的看出本专利提出的解扩的实现方法使用的数字电路资源都远少于现有的实现方案。
预解扩降低各路数据的速率，使得多路数据可以共用一套二次解扩的资源，从而减少实现所用的资源。
上述两步解扩的结构，按照这种思想，可以推广到使用三次解扩、四次解扩，…多次解扩的结构，在前级解扩单元中使用较少的资源完成预解扩，并降低数据速率，使更多信道的解扩可以共用后级解扩单元的资源，提高了资源的利用率。
权利要求
1.一种扩频通信系统的多径解扩方法，它通过下述方法实现将来自n个信道的数据分别经过模/数转换电路进行量化，然后把经过量化后的数据保存在各对应的数据存储器中，之后按照多径接收机搜索、跟踪到的多径的峰值和多径延时的值，由数据存储控制部分控制从各数据存储器的不同位置读出n个信道的多径数据后，进行该多径解扩，其特征在于上述的数据存储控制部分控制从各数据存储器的不同位置读出的k条多径数据流的次序为第0条多径的前数个码片的数据、第1条多径的前数个码片的数据、……第k条多径的前数个码片的数据；第0条多径的数个接续码片的数据、第1条多径的数个接续码片的数据、……第k条多径的数个接续码片的数据；所述的多径解扩分为以下步骤进行首先，预解扩将上述次序排列的n个信道并行的多径数据流在与本地产生的扩频序列分别相乘后，各自完成前数个码片的累加，之后把n个信道的各对应的数个码片累加后的多径数据经过数据重组后形成m路并行的数据流，m＜n；其次，二次解扩累加将上述的m路并行的数据流，经过累加和数据重组后形成j路数据流，j＜m；再者，多次解扩累加不断重复上述二次解扩累加，以形成较少支路的数据流；最后，输出n个信道的多径解扩数据。
全文摘要
一种扩频通信系统的多径解扩方法:将来自n个信道的数据分别经过模/数转换电路进行量化,然后把经过量化后的数据保存在各对应的数据存储器中,之后根据多径的峰值和多径延时的值,从各数据存储器的不同位置依序读出n个信道的多径数据后,进行该多径解扩:首先是预解扩;其次是二次解扩累加;再者是多次解扩累加;最后输出n个信道的多径解扩数据。本发明节约了实现所需的数字电路的硬件资源。
文档编号H04B1/69GK1333601SQ0011944
公开日2002年1月30日 申请日期2000年7月11日 优先权日2000年7月11日
发明者康玮, 应为民 申请人:华为技术有限公司