专利名称：数字通讯系统中可热插拔主备无抖动切换方法及装置的制作方法
技术领域：
本发明涉及一种数字通讯系统中可热插拔主备无抖动切换方法及装置，当主板拔出或系统发出切换指示时，可将信号和时钟无抖动地切换到备板，即切换造成的时钟及数据抖动在系统允许的不可觉察范围之内。
在某些数字通讯系统例如程控数字交换机、会议电视多点控制器中，其高可靠性要求单板不仅可以热插拔，重要单板甚至要热备份。目前所见的主备切换均不是无抖动切换，即在时钟或数据线上会引入干扰，造成时钟脉冲的丢失或产生毛刺，还会导致数据误码，因此系统有时会产生不可恢复性错误，或即使恢复也会短时不稳定。
国内外文献中未见无抖动切换的相关文档。在某交换机系统中，时钟板的主备切换便是典型的有抖动切换，主用板(简称主板，下同)的拔出或时钟信号无输出均会在几个时钟周期内由备用板(简称备板，下同)时钟检测电路检测出，从而备板发出切换信号强制原主板变为备板，备板升为主板。
在专利号为US5289044、名称为“Electronic system switchable betweenits primary circuit and standby circuit”的美国专利中，说明了一种主备切换电路系统。该系统的主备电路完全相同，每个电路均包括主功能电路，告警检测电路，切换电路，输出选择电路及输出三态缓冲电路。该系统有自动和手动两种切换方式。自动方式工作原理是，当处于主用态的系统中主功能电路告警时，主用态系统中的告警检测电路检测到该信号并告知备用态系统，备用系统中的切换电路将输出使能，同时将主用系统输出三态。手动切换工作原理是，当切换电路检测到主用电路拔出时，便将备用电路输出使能。该切换电路系统的缺点是没有保证切换时刻无抖动，会有时钟脉冲丢失，时钟毛刺及数据误码。
在CompactPCI Hot Swap Specification PICMG2.1 R1.0规范中，详细说明了热插拔技术。该规范从硬件到软件全方位支持热插拔，虽为热切换提供了可能，但并未说明如何实现热切换，包括无抖动切换。
本发明的目的是为了解决上述问题，提供一种数字通讯系统中可热插拔主备无抖动切换方法及装置，解决在支持热插拔的数字通讯系统中的无抖动切换问题。
为实现上述发明目的，本发明实现上述目的的方案包括一种数字通讯系统中可热插拔主备无抖动切换方法及装置。
所述无抖动切换装置由两路分别位于主板和备板上的无抖动切换电路组成，其特征是两路电路结构相同，均包括由频率锁定电路、相位锁定电路、切换控制电路及输出缓冲电路；频率锁定电路用于将输出时钟频率锁定到参考时钟或主板上的内部时钟；相位锁定电路将频率锁定后的时钟的相位进行调整，对齐到主用时钟，若相位已经对齐则不需调整；切换控制电路用于完成主备切换，保证在有效切换指示到达后，先输出原备板的时钟和信号并将其升为主用，然后才切断原主板的时钟和数据输出并将其降为备用，切换前后任意时刻只有一个电路输出，另一个输出禁止；最终的输出即为当前主板的输出，该输出中的时钟输出反馈到两个相位锁定电路，用作相位调整的输入基准信号。
所述无抖动切换方法包括以下步骤锁定频率，即将主板和备板的时钟锁定到外部源或当前主板上的内部时钟源；锁定相位，即将备板上的时钟相位对齐到当前主板上的时钟相位；输出主板的时钟和数据，备板输出禁止；判断是否有有效切换指示，如无，维持原状，即主板仍输出时钟及数据，而备板仍输出禁止；如有，则在延迟一段时间S2后，输出原备板的时钟和数据，并使原备板升为主板；在延迟一段时间S1后，关闭原主板的时钟和数据，并使原主板降为备板；其中S1＞S2。
由于采用了以上的方案，事先进行了频率锁定和相位锁定，主板和备板之间时钟频率和相位已经对齐(所谓对齐是指其误差在系统允许范围之内)，时钟从主电路时钟切换到备用电路时，时钟相位连续，频率一致，无毛刺；又由于切换时是先让备板的时钟和数据输出之后，然后才关闭主板，数据线在切换前后时钟的采样时刻为连续而正确的值，无毛刺，保证了系统并未感知到切换的抖动。
图1是本发明无抖动切换的流程示意图。
图2是无抖动时钟切换有效切换期间示意图。
图3是切换时间为一个周期的例子。
图4是无抖动切换装置的电路框图。
图5是一般交换机中时钟板时钟检测电路。
图6a、6b是切换控制电路示意图。
图7是时钟频率锁定电路示意图。
图8a、8b、8c是时钟相位锁定电路示意图。
图9是输入输出时钟的时序图。
图10是输出缓冲电路示意图。
下面通过具体的实施例并结合附图对本发明作进一步详细的描述。
图1说明了本发明无抖动切换的流程。主备电路对时钟及数据信号的处理均遵循该流程。
(1)、复位后，若电路处于备用态，转(9)(即转下面第(9)步，其他类推)；(2)、若系统时钟参考源为外部时钟，转(4)；(3)、电路的时钟频率由本电路内的时钟源决定，转(5)；(4)、电路的时钟频率锁定到外部时钟源；(5)、若在有效切换期间W内无切换指示信号，转(5)；(6)、延迟Δ；(8)、禁止输出时钟及数据，降为备用态；(9)、若系统时钟参考源为外部时钟，转(12)；(10)、电路的时钟频率锁定到主用电路的时钟；(11)、时钟的相位对齐到主用电路时钟的相位，转(14)；(12)、电路的时钟频率锁定到外部时钟源；(13)、时钟的相位对齐到主用电路时钟的相位；(14)、若在有效切换期间W内无切换指示信号，转(14)；(15)、输出时钟及数据，升为主用态，转(2)；
上述流程可简化描述为1)锁定频率，即根据时钟模式，将主板和备板的时钟锁定(或称对齐、同步)到外部源或当前主板上的内部时钟源；至于时钟是同步到系统外参考源或是由内部决定，它由系统设置决定。频率锁定后，二者频率相同，但相位不一定相同。2)锁定相位，即将备板上的时钟相位对齐到当前主板上的时钟相位；这里相位是大致相同，但不一定完全相同，允许有一定的相差，该相差由系统参数决定，一般不超过半个时钟周期，相差越大，有效切换期间W越小。3)输出主板的时钟和数据，备板输出禁止；4)判断是否有有效切换指示，如无，维持原状(即仍输出原主板的时钟和数据，备板输出禁止，不发生切换)；如有，则在延迟一段时间S2后，输出原备板的时钟和数据，并使原备板升为主板；在延迟一段时间S1后，关闭原主板的时钟和数据，并使原主板降为备板；其中S1＞S2。
有效切换指示的含义是切换指示同时到达主备电路为有效。在主备时钟的相同电平期间扣除相对延迟时间Δ后为有效切换期间W(如图2)，切换指示只有在此期间才能同时到达主备电路引发切换而不产生毛刺。
相对延迟主用电路从收到切换指示到关闭本路输出的时间(S1)与备用电路从收到切换指示到输出的时间(S2)之间的时间差值(Δ=S1-S2)，其中S1＞S2。该延迟保证备用电路先输出时钟及数据，然后才关闭主用电路，避免了输出的不定态。相对延迟Δ值大小主要由输出缓冲器的参数决定，例如对于74LS245，一般Δ=20-30ns即可。
本切换方法通常用于低速时钟的切换，这主要受限于切换指示到切换完成的时间S1、S2,S2通常由器件的性能决定，而S1还要大于S2，二者要在一个时钟周期内完成，一般S1、S2小于W，因此时钟频率不能太快。但是通过仔细选择S1、S2值，例如使S2大致等于时钟周期的整数倍，就可以进行跨越多个时钟周期的切换，此时S1、S2大于W。其中Δ=S1-S2,S1＞S2,W+Δ=时钟等电平期间。这样一来，本方法将同样可以用于高速时钟的切换。图3给出了切换时间为一个周期的例子。
根据前述方法实现无抖动切换的装置如下
系统的框图如图4。电路1、2分别位于主板和备板上，结构完全相同，均包括频率锁定电路、相位锁定电、切换控制电路及输出缓冲电路。二电路通过两条交叉互联的信号线ACTIVE1、ACTIVE2相互连接。频率锁定电路可选择输出时钟频率锁定到参考时钟或由内部决定。相位锁定电路将频率锁定后的时钟在必要的时候调整其相位，对齐到主用时钟，若相位已经对齐便不需调整。切换控制电路完成主备切换，保证切换前后任意时刻只有一个电路输出(在切换期间一短暂时间内，则是两路同时有输出，但由于频率、相位已对齐，造成的抖动极小，在系统不可觉查的范围内)，另一个输出禁止(三态)。底板输出即为主用电路的输出，该输出中的时钟输出反馈到两个相位锁定电路，用作相位调整输入。
该装置有如下特点①采用特殊的物理电气结构。电源针、接地针、信号针及离线信号针长度不同，在拔板时离线信号针、信号、电源及地线依次断开，插板时顺序相反地连上；板上离线信号针上拉到电源，底板对应该针的位置直接接地。该针作为在线检测信号(PLUGOUT)。
②电路1与电路2的结构完全一样，缺省主备的区分通过读取底板上主/备信号(MS/SL)来识别。主备控制信号通过两电路间交叉连接的通讯线ACTIVE1、ACTIVE2传递，所谓交叉连接是指一路的输出做为另一路的输入，反之亦然。
③两个电路同时工作(除非其中一路已完全拔出)，某一时刻只有处于激活态的电路输出使能，另一块输出三态。两个电路的输入不受三态控制。
④主、备电路的时钟通过频率锁定及相位调整保证切换时频率相等且相位一致。
⑤上层软件对两个电路的操作一致，只是一个输出使能，另一个三态。三态到输出的切换时间要满足系统参数的要求。
⑥切换保证在系统参数允许的时间内完成。
工作过程如下主用电路拔出时，在线检测信号PLUGOUT对应的管脚即离线信号针最先离线，切换控制逻辑在检测到离线后主用电路通过切换控制线ACTIVE1、ACTIVE2通知备用电路，备用电路输出使能同时升为主用电路。同时使主用电路输出三态同时降为备用电路。
根据前述方法实现的上述装置，时钟从主电路时钟切换到备用电路时，时钟相位连续，频率一致，无毛刺；数据线在切换前后时钟的采样时刻为连续而正确的值，无毛刺，保证了系统并未感知到切换的抖动。
电路各部分的具体实现很灵活，可以有多种实现方式，例如一般频率锁定电路可用锁相环电路实现，相位锁定也可用锁相环或用逻辑电路实现，输出缓冲用带三态控制的平衡驱动器或非平衡驱动器实现，切换逻辑用逻辑电路。图6a、6b、7、8a、8b、8c、10给出了几种实现电路，本领域的技术人员不难从本发明的说明中得到指引，而做出其他的具体电路，但仍属于本发明的保护范围。
图5为一般交换机中时钟板时钟检测电路。主板4MHz时钟是否丢失由备板时钟检测电路检测。该电路采用单稳态多谐振荡器74LS123，以被检时钟作为重触发输入，这样就可以在N个时钟周期内检测到时钟的丢失。适当选择时间常数RC，使该电路同时满足上述要求及可靠性要求。假设常数RC保证在N个4M周期(NT4M)检测到4M丢失并切换，那么在该时间内丢失一个8K脉冲的概率是N/512,N越小切换后丢失帧定位的可能性越小，但误切换的可能性越大；反之，N越大误切换的可能性越小，但丢失帧定位的可能性越大。
图6a、6b为切换控制逻辑电路图的一个实施例，两图实际是一个电路图，为便于画图而分开排列，图中标注相同的接线端相连。图中M2-1为2选1电路，FDP为带预置端的D触发器，NOR4为带4输入端的或非门，INV为反相器，OR2为二输入或门。该电路中元件的详细说明请参见XILINX公司“XACT STEP,LIBRARIES GUIDE”。
PLUGOUT为离线指示信号，ACTIVE1为切换控制输出信号，输出到另一块板的ACTIVE2；ACTIVE2为切换控制逻辑输入，来源于另一块板的ACTIVE1。MS_SLI为缺省主备信号，连到底板的一根针，缺省主用槽位上该针为高电平，缺省备用槽为低电平，在板内被下拉到地。RESET在工作态为低。
复位后，缺省主用槽位置(MS/SL=1)的板处于主用态(STATE=1)，缺省备用槽位置(MS/SL=0)的板处于备用态(STATE=0)。当主用态板拔出时，该板PLUGOUT对应的管脚最先离线，PLUGOUT由低变高，ACTIVE1由高变低，SWITCH由低变高，主用板输出三态同时降为备用板；同时由于主备板ACTIVE1、ACTIVE2交叉连接，备用板ACTIVE2由高变低，SWITCH由高变低，备用板输出使能同时升为主用板。
图7为时钟频率锁定电路的实施例。MT8941及其外围电路构成一个数字锁相环。G1为16.384MHz有源晶体振荡器。输出时钟(4MHz,8KHz,2MHz)均同步到参考源8KHz时钟上，即输出4MHz,2MHz信号与参考源8KHz时序关系固定，8KHz输出与参考8KHz同频但有相差。关于MT8941的详细信息请参考MITEL公司的数据手册DIGITALSWITCHING & NETWORKING PP3-43_3-60。MT8941有两种工作方式，一是内部时钟方式，即自由振荡方式(MS8941=1)，所有输出时钟由MT8941的晶体振荡器的16.384MHz信号直接分频产生；二是外部时钟方式，即通常方式(MS8941=0)，所有输出锁定到外部8KHz参考时钟，但不保证输出8KHz信号与参考8KHz完全同相(因为MT8941只能完成频率锁定，即所有输出时钟频率要么等于参考时钟频率，要么是参考时钟的整数倍)。
图8a、8b、8c为时钟相位锁定电路实施例，三个图实际是一个电路图，为便于画图而分开排列，图中标注相同的接线端相连。其中，X74_161为与74LS161兼容的带异步清零可预置的16分频计数器，X74_160为与74LS160兼容的带异步清零可预置的10分频计数器，FDP为带清零端的D触发器，CB16RE为带同步清零端的16位计数器。该电路中元件的详细说明请参见XILINX公司”XACT STEP,LIBRARIESGUIDE”。
4M,8K_REF,20MSI为时钟输入，4MO,8KO,20MSO为时钟输出。
当MS=0,S1=1,S0=0时，表示备用态电路时钟同步到主用态电路8KHz时钟，由MT8941的时序图可知备用电路的4MHz与主用电路反相，因此4MO为4M反相输出；其它情况下，由于主备电路的MT8941均同步于同一8KHz参考源，因此4M不需反相直接输出到4MO。通过利用MT8941的锁相特性，经过上面的调整保证备板4MHz与主板同相。
8KHz参考源经采样后作为256分频计数器的同步复位输入信号之一SYNC,SYNC与计数器的反馈复位信号CARRY的非相或以后构成计数器的同步复位信号，8KO为8KHz输出。通过这样的逻辑可以保证备板输出8KHz与主板同相。
X74_161和X74_160共同构成160分频计数器，输入时钟为MT8941锁相后的4MHz时钟，对齐调整后的8KHz作为时钟使能信号，DLY_20MS2为参考20ms(50Hz)时钟下降沿检测信号输出，该信号作为计数器的重载使能信号，从而使备板输出的20ms信号20MSO与主板20ms信号20MSI下降沿对齐。
图9为输入输出时钟的时序图。
图10为输出缓冲电路的实施例。时钟输出采用带三态控制的平衡驱动器，数据输出采用三态缓冲器。输出控制=0时所有输出有效，输出控制=1时，所有输出三态。
利用本发明的上述实施例案，在会议电视多点控制系统中进行了交换板的主备无抖动切换的实验。
在该控制系统中，交换板为系统提供时钟同时完成视频交换等功能。进出交换板的有时钟线也有大量的数据和控制线。时钟有4MHz,8KHz,50Hz(20ms)等，数据线有视频输入输出线等，切换控制线有ACTIVE1～2,PLUGOUT为离线指示信号。
所有输出经三态驱动后在SWITCH信号控制下输出，SWITCH为高所有输出三态，SWITCH为低所有输出使能。SWITCH为主备控制逻辑电路的输出信号。主用板SWITCH为低，备用板SWITCH为高。
主备板时钟的锁相由MT8941完成，以保证时钟频率与参考时钟频率相等。主备板时钟的相位调整由可编程逻辑电路X95108PQ100完成，以保证时钟的相位与参考时钟相位对齐。
主备切换逻辑由X95108PQ100完成。当主用态板拔出时，该板PLUGOUT对应的管脚最先离线，PLUGOUT由低变高，ACTIVE1由高变低，SWITCH由低变高，主用板输出三态同时降为备用板；同时由于主备板ACTIVE1、ACTIVE2交叉连接，备用板ACTIVE2由高变低，SWITCH由高变低，备用板输出使能同时升为主用板。从PLUGOUT离线到切换完成的时间由可编程逻辑器件的速度及三态驱动器的速度决定，本实现中大致为30ns。这一时间与系统时钟周期244ns相比要小得多。通过实际的测试得知，切换时刻时钟相位连续，数据线稳定连续。系统的工作未受任何影响，终端图像、声音无噪声。
由上所述，无抖动切换可以使切换对系统的冲击减到最小，大大提高了系统的稳定性，同时系统在不断电情况下可以进行软硬件升级，增强了系统可维护性。
权利要求
1.一种数字通讯系统中可热插拔主备无抖动切换装置，由两路分别位于主板和备板上的无抖动切换电路组成，其特征是两路电路结构相同，均包括频率锁定电路、相位锁定电路、切换控制电路及输出缓冲电路；频率锁定电路用于将输出时钟频率锁定到参考时钟或主板上的内部时钟；相位锁定电路将频率锁定后的时钟的相位进行调整，对齐到主用时钟，若相位已经对齐则不需调整；切换控制电路用于完成主备切换，保证在有效切换指示到达后，先输出原备板的时钟和信号并将其升为主用，然后才切断原主板的时钟和数据输出并将其降为备用，切换前后任意时刻只有一个电路输出，另一个输出禁止；最终的输出即为当前主板的输出，该输出中的时钟输出反馈到两个相位锁定电路，用作相位调整的输入基准信号。
2.如权利要求1所述的无抖动切换装置，其特征是两路切换电路的插针均包括电源针、接地针、信号针及离线信号针，各插针的长度不同，在主板或备板从底板拔出时，保证离线信号针、信号针、电源针及接地针按顺序依次与底板断开连接，在主板或备板插入底板时则各针顺序相反地连上底板；主板和备板上离线信号针上拉到电源，底板对应离线信号针的位置直接接地，该针作为在线检测信号(PLUGOUT)。
3.如权利要求1或2所述的无抖动切换装置，其特征是在底板上有缺省主备信号(MS/SL)，主板和备板上分别有连线与该信号相连，以确定该板的缺省状态是主用还是备用；主板和备板上还各有两个主备控制信号(ACTIVE1、ACTIVE2)，它们通过两个电路间交叉互联的通讯线传递，即一个板上的主备控制输出信号连接到另一个板上作为主备控制输入信号，反之亦然。
4.如权利要求1或2所述的无抖动切换装置，其特征是所述频率锁定电路由锁相环电路组成；所述相位锁定电路由锁相环电路或逻辑电路组成。
5.如权利要求3所述的无抖动切换装置，其特征是所述频率锁定电路由锁相环电路组成；所述相位锁定电路由锁相环电路或逻辑电路组成。
6.一种数字通讯系统中可热插拔主备无抖动切换方法，包括以下步骤锁定频率，即将主板和备板的时钟锁定到外部源或当前主板上的内部时钟源；锁定相位，即将备板上的时钟相位对齐到当前主板上的时钟相位；输出主板的时钟和数据，备板输出禁止；判断是否有有效切换指示，如无，维持原状；如有，则在延迟一段时间S2后，输出原备板的时钟和数据，并使原备板升为主板；在延迟一段时间S1后，关闭原主板的时钟和数据，并使原主板降为备板；其中S1＞S2。
7.如权利要求6所述的无抖动切换方法，其特征是将当前主板的输出反馈到两个相位锁定电路上，用作相位调整的基准信号。
8.如权利要求6或7所述的无抖动切换方法，其特征是调整时间S1、S2的值，使时间S2大致等于时钟周期的整数倍，进行跨越多个时钟周期的切换，此时S1、S2大于有效切换期间W。
全文摘要
本发明公开一种数字通讯系统中可热插拔主备无抖动切换方法及装置,该装置由两路分别位于主板和备板上的无抖动切换电路组成,两路电路均包括频率锁定电路、相位锁定电路、切换控制电路及输出缓冲电路。该方法的主要特征是:在锁定频率、相位后输出主板的时钟和数据;此后,判断是否有有效切换指示,如有,则输出原备板的时钟和数据,并关闭原主板的时钟和数据,并使原备板升为主板,原主板降为备板。它可以实现主备无抖动切换。
文档编号H04B1/74GK1324148SQ0011946
公开日2001年11月28日 申请日期2000年7月11日 优先权日2000年7月11日
发明者沈爱民 申请人:深圳市中兴通讯股份有限公司