在有线电视数字返回路径中求和异步信号抽样的方法和装置的制作方法

专利名称：在有线电视数字返回路径中求和异步信号抽样的方法和装置的制作方法
相关申请的交叉参考本发明涉及美国临时申请60/209,083(2000年6月2日提交)，在此全部引用作为参考。
本发明的背景本发明一般涉及数字化多重数据流的方法和装置，特别涉及数字化地理互异的多重数据流的方法和装置。
在模拟—数字转换器(A/D)中的进展产生了作为模拟传输的有吸引力另一种方式的在同轴混合光纤(HFC)电缆系统中的数字化模拟RF返回路径传输，因为数字传输减轻了对昂贵的线性传输激光的要求。而且，在被称为现场可编程门阵列(FPGA)的，在可重新配置的数字硬件装置中实施的现代数字信号处理(DSP)技术，能够进行以前归属于RF装置的处理任务。这些功能的例子特别包括信号加法、滤波、信道化和解调。虽然模拟信号处理功能具有数字对应物(counterpart)，但是数字化处理引导出不具有模拟对应物的附加灵活性和折衷。简单的例子是数字式字的长度(如位/抽样数目)和抽样速率。
一直存在着对HPC系统的数字返回路径独特的主要问题。在这样的系统中，RF返回路径能在节点数字化，然后数字传输到集线器和/头端。问题发生在不同的节点发出两个或多个数字化的信号流要累加在一起时，特别是如果各节点地理互异，并因此处在不同的维护时间表和环境条件下时。理想的是，两个信号流将以同样的抽样速率抽样，因此在求和前被同步。
虽然每个节点具有从晶体振荡器产生的同一采样时钟频率，但是从对HFC的性能和经济观点来看适合的振荡器会随时间和温度漂移到百万分之五。对于在5-40兆赫返回路径使用的100兆赫振荡器，这相当于一种振荡器，它的实际频率范围可能在99.995MHz到100.005MHz。要相加的两个数字数据流之间的最坏的差是10千赫之多。
因为在这两个数据流之间抽样速率差，必须考虑同步先进先出缓冲器(FIFO)要费多长时间上溢或下溢。使用上述数目能够说明，根据FIFO缓冲器的大小，这可能是在1-2毫秒范围。这造成约每一毫秒的返回路径数据的损失，这是不能够接受的性能。
为了保持FIFO平衡(即，输入数据速率等于输出数据速率)，能够从FIFO的输入中周期地撤消抽样保持它不上溢，或在FIFO的输出上周期地重复抽样，以保持它不下溢。但是，除非初始RF信号被过高地过抽样(根据数量级)，周期地撤消或添加抽样会导致不可接收的高度失真，以致数据过分退化。当前的10位A/D能够计时到105兆赫，这足以满足尼奎斯特抽样理论，但是远小于在抽样5-40兆赫回程波段时需要的数量级。
因此，本发明的目的是开发一种数字化多重数据流的方法和装置，所述多冲数据流的时钟由于振荡器的漂移会有偏差。
发明概述本发明通过提供一种数字化具有不同时钟的多重数据流的方法和装置解决了上述问题，其中由于时钟漂移的误差以极小的量被分散到多个时钟周期。
根据本发明的一个方面，结合两个数据流的方法，在所述两个数据流的一个的现有抽样之间内插一个或多个抽样，然后调节这两个数据流的所述一个的抽样数目，以保持下游同步缓冲器的平衡。这发生在结合这两个数据流之前。可以通过累加或从内插抽样中十个中抽一地间取抽样进行这个调节。
根据本发明的另一方面，结合两个数据流的装置包括两个缓冲器；内插滤波器；多路复用器；缓冲器控制器和加法器。这两个缓冲器的第一个接收这两个数据流的第一数据流，并具有由与第一数据流相关的第一抽样时钟计时开始的输入，以及具有由第一抽样时钟计时结束的输出。内插滤波器接收第二数据流，输出第二数据流的十中抽一的过抽样版本。多路复用器的第一输入耦合到内插滤波器的输出，在它的第二输入上接收第二数据流，并输出修改的数据流。这两个缓冲器的第二个接收这个修改的数据流，并具有由与第二数据流相关的第二抽样时钟计时开始的输入，以及具有由第一抽样时钟计时结束的输出。第二缓冲器包括电平监控器输出。所述缓冲器控制器具有耦合到第二缓冲器的电平监控器输出的输入，具有控制多路复用器输出的第一输出，具有控制内插多相滤波器的输出的第二输出，和具有控制第二缓冲器的输出的第三输出。然后，加法器结合第一和第二缓冲器的输出。
根据本发明的另一方面，在四个步骤结合时钟频率偏差的两个异步数据流。第一，用与第一数据流相关的第一时钟计时第一数据流进和流出第一缓冲器。第二，用与第二数据流相关的第二时钟计时第二数据流进第二缓冲器，并使用第一时钟计时第二数据流从第二缓冲器流出。第三，根据第二缓冲器的上溢或下溢，在计时第二数据流进入第二缓冲器前，向第二数据流内插和从中十中抽一地间取抽样。最后，结合第一和第二缓冲器的输出。除了上述四个步骤外，在第二缓冲器的缓冲器电平增加一个抽样时，以致当第二缓冲器的缓冲器电平增加一个抽样，则不能够写入到第二缓冲器时，可以撤消从第二缓冲器的抽样。而且，在第二缓冲器的缓冲器电平减少一个抽样，以致当第二缓冲器的缓冲器电平增加一个抽样，则不能够从第二缓冲器读出时，可以向第二缓冲器增加抽样。
附图简要说明

图1是根据本发明一个方面的装置实施例方框图；和图2是根据本发明另一个方面的方法实施例的流程图。
详细说明值得注意的是，本文中的“一个实施例”或“实施例”是指在本发明至少一个实施例中包括的就此实施例说明的特征、结构或特性。各处出现的“在一个实施例中”的提法不一定是指相同的实施例。
根据本发明的一个方面，公开的方法使得两个数据流能够这样累加，以致从由于例如通常的时钟漂移所致的，两个稍有偏差的不同的抽样速率产生的退化是可接受的。在一个意义上，本发明的方法是通过在多个时钟周期施加极小的量，将不同的时钟漂移造成的误差分布在多个时钟周期，而不是在单一时钟周期上分布一个大的误差。
根据本发明的一个实施例，所述方法通过使用改型的多相内插滤波器内插(即在现有的抽样之间加多个抽样)这两个数据流之一。然后，根据保持下游同步缓冲器(例如，FIFO，先进先出缓冲器)平衡的需要，增加或撤消抽样。在由非内插的数据流计时下游缓冲器的输出时，通过在内插的数据流中增加抽样或从中除掉抽样来到达平衡。其结果，两个流因为随后的累加被同步。然后，内插数据流被十中抽一地间取(即除去抽样)到原始抽样速率，然后馈入同步FIFO。然后，从两个FIFO读出数据，并将数据累加在一起，并发送到用于传输的光路。
图1给出进行数据流同步的装置的实施例10方框图。每周期n个点的抽样数据输入与抽样时钟1一起被输入到FIFO13，时钟1用于计时进入到FIFO13的数据，并计时从FIFO13出来的数据。将FIFO13的输出馈入到加法器1的一个输入。加法器1的输出是结合的数据，它输出到返回数据路径的一部分的激光发射机。FIFO13的输出以每个周期约n个点被抽样数据。
将抽样数据输入2馈入到多路复用器5的一个输入上，也传送到改型的多相插入器×m滤波器11。这两个抽样时钟和数据流是异步的，频率偏差达到百万分之10。
将改型的多相内插器×m滤波器11的输出馈入到多路复用器5的第二输入。改型的多相内插器×m滤波器11的输出是在每周期约n点上的十中抽一地间取抽样的数据。将多路复用器5的输出馈入到FIFO22，用抽样时钟2计时输入这个输入。用抽样时钟1计时输出FIFO22的输出进入到加法器1的第二输入，也用时钟1计时从FIFO13的输出出来的时间。用时钟1计时FIFO13和FIFO22的输出并将同步这两个数据流，但是如果抽样时钟2不如时钟1那样精确，FIFO22也可以上溢或下溢。
所述FIFO监测和控制电路4运行于监视在FIFO22中的抽样数目。只要FIFO22中的抽样数目在预定的上下阈值之间，则监测电路4处在正常状态。如果抽样数目下降到下阈值之下，那麽监测电路4测定出下溢，并使得多相滤波器11能够增加抽样，直到FIFO22的抽样数目又在下阈值以上为止。如果在FIFO22中的抽样的数目增加到高于上阈值以上，则监控电路4测定出上溢，使得多相滤波器11能够撤消抽样，直到FIFO22的抽样数目又在上阈值以下为止。
在FIFO监测控制电路4没有测定出上或下溢出状态时，不需要校正。因此，它设定输入多路复用器5，使得数据输入2能够直接向FIFO22流动。
回到见图3，它示出根据本发明一个方面的校正处理30的实施例。处理30由测定在缓冲器中的抽样数目开始(步骤31)。在步骤32，当测定出一个上溢时，则监测电路4使得多相滤波器11能够撤消抽样。在第一周期，设定输入多路复用器(IMUX)5到输入2(步骤32)。其余的校正处理保持在输入多路复用器5这个状态。另外在第一周期，将滤波器多路复用器(FMUX)6设定到输入1(步骤32)，这使得能够向FIFO22载入来自相位滤波器(PF)7中的值。在第二周期，将滤波器多路复用器6设定到输入2，这使得能够向FIFO22载入相位2滤波器(PF)8中的值。在每个连续的周期，选择滤波器多路复用器6的下一个较高的输入，使得来自每个相位滤波器的值被载入到FIFO22(步骤33)。在周期256，将滤波器多路复用器6设定到输入256，并且相位256滤波器9的值被载入到FIFO22(步骤34)。在周期257，将输入多路复用器设定到输入1，并且滤波器多路复用器6被设定到输入1(步骤35)。也在周期257，FIFO22的允许写入被中止，以致没有值能够写入到FIFO22(步骤35)。在此时，抽样被撤消，并且校正处理完成，处理返回到步骤31。在周期258，启动FIFO22的允许写入，并且能够载入新的抽样。监测电路4或返回它的正常状态，或如果仍存在上溢状态，那麽监测电路4再次启动校正处理以撤消另一个抽样。
在测定出下溢时(步骤32)，则监控电路4使得多相滤波器11能够增加抽样。在第一周期，将输入多路复用器5设定到输入2(步骤36)。它将处在这个位置以便进行其余的校正处理。另外在第一周期，滤波器多路复用器6被设定到输入256(步骤36)。在这第一周期，定期的抽样插输和从相位256滤波器9来的值都被载入到FIFO22(步骤36)。这要求FIFO22的特定设备以提供这个能力。在第二周期，将滤波器多路复用器6设定到输入255，使得来自相位255滤波器的值被载入FIFO22(步骤37)。在每个连续周期，选择滤波器多路复用器6的下一个较低输入(即选择下一个较低相位滤波器的输出作为滤波器多路复用器6的输入)(步骤37)。在这种方式，所有的相位滤波器以逆顺序循环通过，且每个相位滤波器的值被载入到FIFO22(步骤37)。在周期256，将滤波器多路复用器6设定到输入1，并且将相位1滤波器7的值载入FIFO22(步骤37)。在周期257，输入多路复用器5被重新设置到输入1(步骤38)。这时完成了校正处理，并且该处理返回到步骤31。监测电路4或返回到它的正常状态，或如果仍存在上溢状态，则监控电路4重新启动校正处理以增加另一个抽样。
内插滤波器11包括m个相位7-9，将它们的输出馈入到向多路复用器5提供内插滤波器11的输出的多路复用器6。一个可能的实施方式是使用256个相位。本质上，内插滤波器根据FIFO2的上溢和下溢增加抽样，然后分十中抽一的抽样，在多个时钟周期上附加小量的延迟，以造成在抽样时钟1和2之间的相对小的时钟偏差。内插滤波器11的输出是在每个周期n个点上十中抽一地间取抽样的数据。
内插和十中抽一地间取抽取是速率匹配一个数据流到另一个的成熟技术，因此在此不必详细说明。在一些书籍中，速率改变也意味着新的数据流能以更高速率计时(对于内插情况)，撤消抽样，然后十中抽一地抽取内插数据流，将回到100兆赫的抽样速率。
本文说明的技术不增加时钟速率，因为FPGA的最大时钟速率约为120兆赫。在这个应用中，以100兆赫抽样速率开始，内插256次产生难以到达的25.6千兆赫的抽样时钟速率。多相滤波器结构使得我们允许具有并行的原始100兆赫数据的256个新相位。
但是，这提出了一个新问题，因为256个多相滤波器要求多个FPGA装置(约100个)。为了不损失性能保存设计的尺寸，本发明的实施例使用FIR内插滤波器，它的系数被存储在FPGA装置的一部分的随机存储器(RAM)中。为了内插到256次，本发明实施例在存储器中存储256组系数。对于8抽头的FIR内插滤波器，每个组具有8个系数。在中等大小的FPGA上，这要求占用可用的RAM的30％容量。
对这个实施例，改变了改型的多相滤波器11。代替256相滤波器和256-1的多路复用器，相位滤波器11包括能够从RAM载入系数的一个相位滤波器。而不是改变滤波器多路复用器6的输入，从一个内插相位切换到下一个，而是，此实施例是将一组新系数转换到所述相滤波器。
为了在不使用25.6千兆赫时钟的情况保持系统在实时速率运行，必须引入255个相位时延，随后撤消抽样，然后并十中抽一地抽取。这个技术本质上是引入在多个时钟周期上散布的256个极小的相位误差，而不是在一个时钟周期上集中一个大的相位误差。依此方式，引入的相位误差很小，以致可忽略对性能的影响。例如，如果用100兆赫A/D转换器抽样的RF信号集中在10兆赫上，则每周期有10个抽样。从每周期2560个抽样撤消一个抽样等于0.14(360/2560)度误差，是一个无关紧要的相位跃变值。而且，这个误差在与时钟偏差相关的时间周期上散布。这样一来，节点的通信性能不受影响。
图2示出了根据本发明另一方面的方法实施例20。为了结合两个异步数据流，其中由于正常时钟漂移，时钟频率相对偏差百万分之10，必须同步这两个数据流。
为此，在步骤21，用与第一数据流相关的第一时钟计时第一数据流输入和输出第一缓冲器。在步骤第22，用与第二数据流相关的第二时钟计时第二数据流进第二缓冲器。然后使用第一时钟计时第二数据流从第二缓冲器出来。这同步了这两个数据流。如果存在频率很小的或没有偏差，这是充分的。但是，由于偏差，还需要进行某些调节。
在步骤23，根据第二缓冲器的上溢或下溢，在计时第二数据流进入第二缓冲器前，内插和然后十中抽一地抽取第二数据流的抽样，其是来自内插和十中抽一地抽取处理的下游。
在步骤24，在第二缓冲器的缓冲器电平增加一个抽样时，从第二缓冲器撤消抽样。例如，当第二缓冲器的缓冲器电平增加一个抽样时，则不能够写入到第二缓冲器。
在步骤25，在第二缓冲器电平减少一个抽样时，从第二缓冲器撤消抽样。例如，当第二缓冲器的缓冲器电平增加一个抽样时，则不能够从第二缓冲器读出。
最后，在步骤26，将第一和第二缓冲器的输出结合以提供返回数据路径的输入。
因此，本发明提供一种地理位置有差异的数据流的数字和方法。这个方法与HFC体系结构特性一致。DSP算法的独特应用和性能影响的模型化和分析表示出彻底解决了在HFC装置中分布时钟问题。而且，所述方法适用于，希望应用到从异步时钟引出的数据流的任何DSP功能。
虽然特别地说明和描述了各种实施例，但是，通过上述教导，应该能理解本发明的各种修改和变化将包括在所附的权利要求的范围内，而不会脱离本发明的精神。例如，虽然几个实施例说明使用特定的数据格式和协议，但是可用满足任何格式和协议。而且，虽然一些实施例说明了特定的计算机、客户和服务器等，但是本发明可以使用其他形式的上述设备。另外，这些例子不应解释为限定本发明权利要求的范围内的修改后变化，而只是说明了可能的变化一些形式。
权利要求
1.一种结合两个数据流的方法，其中包括在这两个数据流之一的现有抽样之间内插一个或多个抽样；调节这两个数据流所述之一的抽样数目，以保持在下游同步缓冲器中的平衡。
2.根据权利要求1的方法，其中所述调节包括在内插的抽样中加入或减去抽样。
3.根据权利要求1的方法，其中进一步包括在所述一个数据流调节后，将所述两个数据流的一个和另一个结合。
4.根据权利要求1的方法，进一步包括检测在同步缓冲器中的抽样数目；在检测的抽样数目在预定的较低阈值以下时，向所述同步缓冲器输入定期抽样和最后相位时延的抽样，然后向所述同步缓冲器以相反顺序输入预定数目的相位时延的抽样；和在检测的在同步缓冲器中的抽样数目在预定的较高阈值以上时，向同步缓冲器依序输入预定数目的相位时延的抽样，然后中止一个周期的相同步缓冲器的写入。
5.一种用于结合两个数据流的装置，包括第一缓冲器，它接收这两个数据流中的第一数据流，并具有通过与第一数据流相关的第一抽样时钟计时开始的输入，以及具有由第一抽样时钟计时结束的输出；内插滤波器，它接收第二数据流，并输出第二数据流的十中抽一的过抽样版本；多路复用器，具有耦合到内插滤波器的输出的第一输入，具有接收第二数据流并输出修改的数据流的第二输入；第二缓冲器，它接收所述修改的数据流，具有由与第二数据流相关的第二抽样计时开始的输入，具有由第一抽样时钟计时结束的输出，并具有电平监控器输出；缓冲器控制器，具有耦合到第二缓冲器的电平监控器输出的输入，具有控制多路复用器输出的第一输出，具有控制内插多相滤波器的输出的第二输出，和具有控制第二缓冲器的输出的第三输出。
6.根据权利要求5的装置，其中缓冲器控制器监控第二缓冲器的抽样数目，并在检测出的抽样数目低于预定的下阈值，使得能够从内插滤波器向第二缓冲器输入定期抽样和最后相位时延抽样，并且使得能够在相反顺序向第二缓冲器输入预定数目的相位时延抽样；以及在检测的在第二缓冲器中的抽样数目高于预定的阈值时，使得能够向第二缓冲器依序输入预定数目的相位时延抽样，然后中止一个周期的向第二缓冲器的写入。
7.根据权利要求5的装置，进一步包括加法器，它具有两个耦合到第一和第二缓冲器的输出的输入，并提供结合的数据输出。
8.根据权利要求5的装置，其中在缓冲器电平增加一个抽样时，所述缓冲器控制器中止向第二缓冲器的写入。
9.根据权利要求5的装置，其中在缓冲器电平减少一个抽样时，所述缓冲器控制器中止第二缓冲器的读出。
10.根据权利要求5的装置，其中在缓冲器电平增加一个抽样时，所述缓冲器控制器使得内插滤波器十中抽一地抽样。
11.根据权利要求5的装置，其中在缓冲器电平减少一个抽样时，所述缓冲器控制器使得内插滤波器增加抽样。
12.根据权利要求5的装置，其中内插滤波器包括多个相位(m)，通过360度/m连续递增，每个输出第二数据流的延迟版本，以及包括多路复用器，它耦合到多个相位的输出，并输出第二数据流的十中抽一的过抽样版本。
13.根据权利要求12的装置，其中所述缓冲器控制器控制内插滤波器的多路复用器的输出，以在缓冲器电平增加一个抽样时十中抽一的抽样，并在缓冲器电平减少一个抽样时增加抽样。
14.根据权利要求5的装置，进一步包括存储器和开关，其中所述内插滤波器包括具有多个系数的单个有限脉冲响应滤波器，所述存储器存储多(m)组系数，每m个相一组，并且所述开关，按照每相的需要，用有限冲击响应滤波器更换使用的多组系数。
15.一种结合两个在频率上具有时钟偏差的异步数据流的方法包括用与第一数据流相关的第一时钟计时第一数据流进出第一缓冲器的时间；用与第二数据流相关的第二时钟计时第二数据流进第二缓冲器的时间，和用第一时钟计时第二数据流出第二缓冲器的时间；根据第二缓冲器的上溢或下溢，在计时第二数据流进入第二缓冲器前，内插和进行第二数据流的十中抽一抽样；和结合第一和第二缓冲器的输出。
16.根据权利要求15的方法，进一步包括在第二缓冲器的缓冲器电平增加一个抽样时，从第二缓冲器撤消抽样。
17.根据权利要求15的方法，进一步包括在第二缓冲器的缓冲器电平减少一个抽样时，向第二缓冲器增加抽样。
18.根据权利要求15的方法，进一步包括在第二缓冲器的缓冲器电平增加一个抽样时，中止向第二缓冲器写入。
19.根据权利要求15的方法，进一步包括在第二缓冲器的缓冲器电平增加一个抽样时，中止第二缓冲器的读出。
20.根据权利要求15的方法，其中内插和十中抽一步骤进一步包括，通过多个并行的相位时延来延迟第二数据流，并向单个流多路复用多个延迟。
21.根据权利要求20的方法，进一步包括在存储器中给多个相位时延的每个存储一组系数。
22.根据权利要求21的方法，进一步包括用单个有限冲击响应滤波器进行多个相位时延，当必需提供内插滤波器的每个相位时，在存储器中存储的各组系数之间进行切换。
23.根据权利要求15的方法，其中内插和十中抽一的步骤包括检测在第二缓冲器中的抽样数目；在第二缓冲器中检测的抽样数目低于预定的下阈值时，向第二缓冲器输入定期抽样和最后相位时延抽样，然后反顺序向第二缓冲器输入预定数目的相位时延抽样；和在检测的在第二缓冲器中的抽样数目高于预定上阈值时，向第二缓冲器依序输入预定数目的相位时延抽样，然后中止一个周期的向第二缓冲器的写入。
全文摘要
一种数字化由于时钟漂移具有不同时钟频率偏差的多重数据流的方法和装置，由于时钟漂移的误差以极小的量被分散到多个时钟周期。为了结合两个数据流，所述方法在两个数据流中的一个的现有抽样之间内插一个或多个抽样，然后调节这两个数据流中的一个的现有抽样数目，保持下游同步缓冲器的平衡，这发生在结合两个数据流前。可以通过在内插抽样中增加抽样或从其十中抽一取抽样进行调节。为了结合两个具有时钟频率偏差的异步数据流，第一，用与第一数据流相关的第一时钟计时第一数据流进出第一缓冲器。第二，用与第二数据流相关的第二时钟计时第二数据流进第二缓冲器，并用第一数据流计时第二数据流从第二缓冲器输出。第三，根据第二缓冲器的上溢或下溢，在计时第二数据流进入第二缓冲器的时间前，向第二数据流的抽样内插抽样和从其十中抽一地抽样。最后，结合第一和第二缓冲器的输出。
文档编号H04N7/173GK1636401SQ01810607
公开日2005年7月6日 申请日期2001年6月4日 优先权日2000年6月2日
发明者罗伯特·兰迪斯·霍瓦尔德, 肖恩·加拉格尔, 西奥多·布思 申请人:通用仪表公司