利用专用短程通信协议控制锁相环模块的装置和方法

专利名称：利用专用短程通信协议控制锁相环模块的装置和方法
技术领域：
本发明涉及一种利用专用短程通信(DSRC)协议控制锁相环(PLL)模块的装置和方法，其可以在DSRC基站或智能运输系统(ITS)终端的实施中利用一个PLL模块发送/接收数据并执行DSRC，而与PLL模块的类型无关。
为提供ITS服务而提出或实施的DSRC系统包括路边DSRC基站(路边设备)和车载终端(安装于车辆上的设备)。
DSRC系统是一个小型输出设备，它支持5.8GHz带宽TDMA/TDD，通信距离在100M以内，传输速度为1Mbps，它应用于控制系统的电子收费服务、交通信息服务和普通ITS服务。
图1显示了应用于DSRC基站的射频装置。
参照图1，射频装置包括调谐单元103，用于通过天线101向/从车载终端发送/接收DSRC数据；接收单元111，用于根据本机振荡信号将接收到的射频信号转换为中频信号并解调所接收的数据；发送单元123，用于将发送数据调制为本机振荡信号，并输出5.8GHz带宽频率；以及本机振荡单元131，用于根据发送/接收模式把本机振荡信号输出至发送和接收单元111和123。
调谐单元103包括射频切换器105，控制单元根据发送/接收模式将射频切换器105转换成发送/接收通路；低噪声放大器107，用于低噪声放大射频切换器105的接收频率(5.8GHz)；功率放大器109，用于放大发送信号，并向射频切换器105发送结果信号。
接收单元111包含第一带通滤波器113，用于带通滤波来自低噪声放大器107的输出信号；变频器115，用于将滤波后的频率与本机振荡信号混频，并输出中频信号；第二带通滤波器117，用于将经过频率转换的信号滤波为中频波段信号；中频放大器119，用于放大中频信号；和解调器121，用于解调经中频放大器119放大的信号。
发送单元123包括幅移键控调制器125，用于将发送数据调制进本机振荡信号中；以及第三带通滤波器127，用于将调制后的信号滤波为DSRC波段信号(大约5.8GHz)。
本机振荡单元131具有根据发送/接收模式操作的发射频率发生模块133和接收频率发生模块143。发送/接收频率模块133和143分别包括温度补偿晶体振荡器135和145，用于产生PLL基准频率；PLL模块137和147；第四和第五带通滤波器139和149；和驱动放大器141和151。
以下参照图1说明DSRC基站的射频装置。
在DSRC基站的接收模式中，当控制单元129将调谐单元103的射频切换器105转换为接收通路时，通过天线101接收到的频率通过射频切换器105并被低噪声前置放大器107低噪声放大。
低噪声放大器107输出的频率由接收单元111的第一带通滤波器113滤波为5.8GHz波段频率，由变频器115与本机振荡信号混频变为中频，并通过第二带通滤波器117滤波为中频段。因此，最终频率是由中频放大器119放大的中频，并由解调器121解调为Manchester编码接收数据Rx Data。
在此，现在说明本机振荡单元131的接收频率发生模块133。温度补偿晶体振荡器(TCXO)135产生PLL基准频率，根据PLL基准频率操作PLL模块137，以生成接收本机振荡信号。本机振荡信号由第四带通滤器139滤波为预定波段(5.87GHz)，并通过驱动放大器141输出到变频器115，以接收DSRC数据。
另一方面，在DSRC基站的发送模式中，控制单元129将射频切换器105转换为发送通路。在此，发送数据Tx Data被发送单元123的幅移键控调制器125调制，并由第三带通滤波器127滤波为预定波段(5.87GHz)，由调谐单元103的功率放大器109放大到预定电平，并通过射频切换器105和天线105发送到车载终端。
另外，下面说明本机振荡单元131的发送频率发生模块143。温度补偿晶体振荡器(TCXO)145产生PLL基准频率，根据PLL基准频率操作PLL模块147，以产生接收本机振荡信号。本机振荡信号由第四带通滤波器149滤波为预定波段(5.87GHz)，并通过驱动放大器151输出到发送单元123的幅移键控调制器125，从而调制DSRC数据。
为了控制射频装置，控制单元129包括PLL模块137和147，用于发送/接收信号，并分别向PLL模块137和147发送PLL数据，用于供电后系统初始化时的发送/接收频率锁定。当系统初始化后发送/接收锁定结束时，发送/接收通路切换器在发送/接收模式间转换而无需随后的频率锁定。
然而，现有的频率设备使用两个PLL模块137和147，用于发送/接收，因此增加了RF模块的尺寸和价格。
本发明的另一个目的是提供一种利用DSRC协议控制PLL模块的装置和方法，它通过在系统初始化时在存储器中存储PLL模块的锁定数据运算值，从可编程逻辑设备中读取该值，并将其传送到射频模块，从而可以根据发送/接收模式控制转换本发明的另一个目的是提供一种利用DSRC协议控制PLL模块的装置和方法，它通过在可编程逻辑设备中分析帧消息控制时隙，从而在识别后续信道的发送/接收以及保护时间的顺序和时间后，变换PLL数据并控制发送/接收切换器。
本发明的再一个目的是提供一种利用DSRC协议控制PLL模块的装置和方法，当中央处理器运算PLL数据值时，它可以改变软件而无需改变硬件，它使可编程逻辑设备能够控制射频模块，从而可以降低中央处理器的负荷，并且它可以设计高效的射频模块。
为了达到上述的目的，提供了一种利用DSRC协议控制PLL模块的装置，包括中央处理器，用于在存储器中记录PLL模块的数据；可编程逻辑设备，用于在每一个帧保护时间中传输PLL锁定数据，并在读取记录在存储器中的PLL模块数据后控制发送/接收切换器，并运算发送/接收转换顺序；以及由一个PLL模块构成的射频模块，用于根据来自可编程逻辑设备的控制信号在发送/接收模式中发送/接收DSRC数据。
存储器包含PLL模块控制寄存器组区，其中记录着信道发送/接收方向显示寄存器的值和PLL模块属性显示寄存器的值，以接收多种PLL模块；PLL模块数据区，其中记录着频率设置的值；命令寄存器区；发送数据区；以及接收数据区。
PLL模块数据包含在根据其操作属性建立具有所需频率的各PLL模块的过程中，当频率被内定为多个变量之和时，对应于上限值的R-计数器；R-计数器建立之后对应于剩余的下限值的N-计数器；以及对应于用于在高增益模式下为将PLL模块快速锁定在所需频率内而确定PLL模块停留时间的数据值的功能闩锁数据。
可编程逻辑设备在每个帧中分析具有SCI字段(其包含有控制信息)的帧控制消息时隙，检测发送/接收和每个保护时间的顺序和时间信息，并根据后续时隙的发送/接收，在每个时隙的保护时间周期中，向射频模块发送发送/接收PLL数据和发送/接收转换控制信号。
射频模块包含调谐器单元，它包括根据来自可编程逻辑设备的转换控制信号转换为发送/接收通路的射频切换器，处于接收通路中的低噪声放大器，和处于发送通路中的功率放大器；接收单元，用于根据本机振荡信号将接收射频信号转变为中频信号，并调制中频信号；发送单元，用于根据本机振荡信号在发送模式中调制发送数据，并向调谐器单元输出调制后的信号成为DSRC频段；以及本机振荡单元，它具有用于在一个通路上产生PLL基准频率的振荡器，一个根据PLL数据产生本机振荡信号的PLL模块，用于对来自PLL模块的本机振荡信号进行滤波的带通滤波器，用于放大滤波信号的驱动放大器，以及输出切换器，根据发送/接收转换控制信号转换它而将本机振荡信号输出到发送单元或接收单元。
为了达到上述的其它目的，本发明提供了一种利用专用短程通信协议控制锁相环模块的方法，包括如下步骤由中央处理器在可编程逻辑设备初始化前根据相应的射频运算适合于PLL模块属性的PLL数据值，把结果值记录在存储器中，以转换射频模块的PLL模块的发送/接收；在每个帧保护时间中，通过可编程逻辑设备读取所记录的PLL数据值，预先对一帧的发送/接收转换次序进行运算，发送PLL锁定数据，并在射频模块所需的稳定时间中对发送/接收切换器进行控制；以及根据PLL锁定数据和发送/接收控制信号，由PLL模块的操作和发送/接收切换器的转换，通过DSRC中的射频模块发送/接收发送/接收数据。
优选实施例详述以下参照


本发明的优选实施例。在以下的说明中，在不同的图中相同的标号代表相同的元件。在说明书中限定的事物，例如电路的详细结构和元件，仅仅用来帮助深入理解本发明。因此显然，没有这些限定的事物也可以实施本发明。另外，没有详细说明公知的功能或结构，因为它们会使本发明由于不必要的细节而含糊不清。
图2是根据本发明实施例的利用DSRC协议控制PLL模块的装置的结构图，图3是本发明的存储器映射图，图4是根据本发明实施例的DSRC的射频装置的详细结构图，图5是根据本发明的DSRC的路边基站的PLL控制操作时序图，图6是DSRC的帧控制消息时隙的结构图，图7是DSRC的接入时隙的结构图。
如图2所示，利用DSRC协议控制PLL模块的装置包括中央处理器201，用于在存储器(DPRAM)205中记录PLL模块的数据和基本操作信息；可编程逻辑设备(FPGA现场可编程逻辑阵列)203，用于在每个帧保护时间中传输PLL锁定数据，并在通过读取存储器205中所记录的PLL数据而运算发送/接收转换次序后，控制发送/接收切换器；以及射频模块207，由PLL模块243构成，用于根据来自可编程逻辑设备203的控制信号发送/接收DSRC数据。
如图4所示，射频模块207包括调谐单元213；接收单元221；发送单元233；和具有一个PLL模块243的本机振荡单元239。
本机振荡单元239包括温度补偿晶体振荡器241；PLL模块243；带通滤波器245；驱动放大器247；和输出切换器249，用于根据发送/接收模式向变频器225和幅移键控调制器235输出本机振荡信号。
下面参照

利用DSRC协议控制PLL模块的装置和方法。
仍参照图2到图4，由于射频模块207利用一个PLL模块243执行DSRC，所以必须根据PLL数据信号PLL控制来控制PLL模块243，并且，必须根据发送/接收转换信号Rx/Tx开关在各模式下控制射频切换器215和输出切换器249。
在此，对于射频模块203的稳定时间必须考虑三个因素PLL模块的锁定时间，发送/接收射频切换操作和分离时间，和PLL数据传输时间。
在第一个因素中，最重要的，必须在DSRC协议所保证的保护时间内考虑到射频模块207的属性而获得稳定时间。在第二个因素中，需要5到10μs的分离时间来防止发送/接收频率的转换中瞬时的射频振荡，并且在数据发送/接收中必须预先断开切换器。在第三个因素中，需要考虑PLL模块的特有属性。
为此，中央处理器201向存储器205输出存储器控制信号DPRAMControl，在可编程逻辑设备203初始化之前，根据相应的射频在软件上运算适合于PLL模块属性的PLL数据值N-计数器、R-计数器和功能闩锁数据。因为PLL模块从属于射频模块，所以根据PLL模块的属性在DSRC协议确定的保护时间内执行锁定操作。
它记录在图3的存储器映射图的PLL模块数据区内。也就是说，即使更换了PLL模块，根据PLL模块的特有操作属性和所需的频率值，预先在软件上运算PLL模块数据值N-计数器、R-计数器和功能闩锁数据，并且把PLL内部寄存器值记录在存储器205内。
如图3所示，第一区具有PLL模块控制寄存器组，第二区有PLL模块数据，第三区有命令寄存器，第四区有发送数据，第五区有接收数据。为了接收各种PLL模块，把信道发送/接收显示寄存器PLL_en_register和PLL模块属性显示寄存器的各自属性值(PLL IC的寄存器大小，PLL-spcc-register等等)记录在第一区的PLL模块控制寄存器组内。
PLL模块数据区包含用于设置频率的内部寄存器。示例的内部寄存器包括上限值R-计数器，下限值N-计数器和功能闩锁数据Function-Latch Data。当根据不同PLL模块的操作来设置所需频率时，频率由多个变量之和内部确定。上限值R-计数器对应于频率的上限值。下限值N-计数器是建立上限值R-计数器后剩余的下限值。功能闩锁数据Function-Latch Data是在高增益模式中用于确定PLL模块停留时间的数据值，用于使用所需频率快速锁定PLL模块。
把PLL上限值数据PLL R-计数器、PLL模块的功能闩锁数据、发送PLL模块的下计数器数据TX_PLL N-计数器数据和接收PLL模块的上计数器数据PX_PLL N-计数器数据记录在各存储器区域。可编程逻辑设备(FPGA或ASIC)203读取PLL模块的三个内部寄存器，然后发送到射频模块207的PLL模块。
在信道发送/接收方向显示寄存器PLL_en_Reg内，当DSRC协议分析帧控制消息时隙FCMS时，可编程逻辑设备203可以确认发送或接收。中央处理器201用于简化操作程序。
如上所述，为了有效地控制射频模块207的PLL模块243和发送/接收切换器215和249，中央处理器201根据存储器控制信号DPRAMControl执行控制操作，并在存储器205内记录PLL信息。也就是说，即使更换了射频模块207的PLL模块243，中央处理器201也可以把控制PLL模块的基本操作信息记录在存储器205中。
可编程逻辑设备203通过生成中断信号而向中央处理器201要求新的帧信息。接收到中断信号的中央处理器201通过数据更新信号Data_update通报在存储器205中记录随后的帧数据。
此时，通过读取记录在存储器205中的PLL数据，可编程逻辑设备203运算发送/接收转换次序，并向射频模块207输出用于在每个保护时间内发送PLL锁定数据和控制发送/接收切换器的射频控制信号RFControl。也就是，射频模块207使用一个PLL模块执行DSRC数据发送/接收，以发送PLL数据和控制发送/接收切换器。
在DSRC协议的一帧中，可编程逻辑设备203产生相当大的发送/接收变化。在DSRC数据的发送/接收中，考虑到射频模块207的属性和充分的锁定时间，可编程逻辑设备203必须在保护时间内结束发送/接收模式转换。在使用两个PLL模块的普通射频模块的情况下，由于在系统的初始化阶段执行锁定操作，所以它并不是约束性的。然而，使用一个PLL模块的射频模块必须能够依照DSRC Spec在最小的保护时间内稳定地执行发送/接收锁定转换和发送/接收射频切换器转换。
为了控制PLL数据的发送/接收时间，可编程逻辑设备203接收帧控制消息时隙FCMS，分析时隙控制信息字段SIC，和预先确认时隙属性和帧的发送/接收。
帧控制消息时隙FCMS具有图6所示的结构，并处于帧的头部，用于使用来自路边设备的信息向车载设备提供普通信道。时隙包括通信概况(profile)和时隙分配信息，并专用于下行链路(路边设备到车载设备)。在图6中，SCI#i表示帧的连续SCI文件的第i个SCI字段，t0和t2表示保护时间。
在帧控制消息时隙FCMS中，报头PR具有16比特的长度并首先发送MSB，帧同步字FSW用于提取帧同步，通信信道控制字段SIG具有16比特的长度并表现物理层属性。路边固定设备标识符FID由8比特表示，在路边设备初始化时产生0到255之间的值。帧结构标识符FSI表示帧控制消息时隙FCMS后的时隙号，释放定时器标识符RLT定义接入一个链路的车载设备至少一次再接入该链路之前的时间。服务码SC表示相应的路边设备的应用服务和初始化方法。时隙控制标识符SCI包含一个八位字节时隙分配控制信息子字段和4个八位字节链路地址子字段。
车载设备接收帧控制消息时隙FCMS以进行操作。通过分析在帧控制消息时隙FCMS的内部结构中从SCI#1到SCI#8的数据内容，可以预测发送/接收时隙帧组合。也就是说，为了预测该帧的剩余时隙组合、发送/接收时间和消息数据时隙/激活，在每个帧中分析具有包含控制信息的SCI字段的帧控制消息时隙FCMS，由此确认各个保护时间和周期。根据预测的信息，考虑到随后时隙的发送/接收，在各时隙的保护时间内预先把发送/接收PLL数据发送到PLL模块。
在此，消息数据时隙MDS处于上行链路(车载设备到路边设备)或下行链路(路边设备到车载设备)的帧控制时隙或其它消息数据时隙的后面，时隙用于在路边设备和车载设备之间交换消息数据。一帧最多包括8个消息数据时隙。
如图7所示，当车载设备要求路边设备分配消息数据时隙时，激活时隙ACTS专用于上行链路(车载设备到路边设备)。一帧中最多可分配8个激活时隙(48个激活信道)。
因此，在每一个PLL模块中，为固定频率和特定时隙发送/接收而预测锁定时间是必需的，以预先设定PLL模块的属性，并遵守DSRC协议的规范。假定三个条件是共同的充分条件，通过接收帧控制信息时隙FCMS可以预测一个帧内的时隙组合。也就是说，可以预测发送/接收时间和每个保护时间的顺序和时间。
由于在保护时间内确认了后续时隙的发送/接收，依照保护时间内射频模块所要求的稳定时间(PLL IC锁定时间)，可编程逻辑设备ASIC或FPGA向射频模块发送频率设定数据值(PLL IC操作数据)。
以下参照图2和4说明射频模块209的操作。
调谐器单元213的射频切换器215和本机振荡单元239的输出切换器249相连，并根据从DSRC的可编程逻辑设备203到车载终端的转换控制信号Rx/Tx开关转换为发送/接收模式下的相应通路(a或b)。
可编程逻辑设备203根据发送/接收模式向本机振荡单元239的PLL模块243输出PLL数据(PLL数据，PLL Rx_LE和PLL Tx_LE)。
在接收模式中，通过天线211接收车载终端的发送信号，接收射频信号通过调谐器单元215的射频切换器210的接收通路(a)由低噪声放大器217进行低噪声放大并输出到接收单元221。
接收单元221的第一带通滤波器223把接收射频信号滤波为5.8GHz波段，变频器225将滤波的射频信号与本机振荡单元239的本机振荡频率混频，并输出中频信号，第二带通滤波器227从变频器225变换的信号中滤波中频成分，中频放大器229放大该成分，解调器231将其解调为接收数据(Rx数据Manchester编码数据)。
在发送模式中，当发送单元233利用幅移键控调制器235将数字信号调制入由本机振荡单元239产生的本机振荡信号时，通过第三带通滤波器237带通滤波已调制的频率的5.8GHz波段，并输出发送数据，调谐单元213的功率放大器219对带通滤波的频率进行功率放大，通过射频切换器215的发送路经(b)向天线211发送已放大的频率。
另一方面，本机振荡单元239根据发送/接收模式，为与发送/接收单元221和233的发送/接收信号锁定而在一个通路上生成本机振荡信号。
本机振荡单元239包括温度补偿晶体振荡器(TCXO)241，PLL模块243，第四带通滤波器245，驱动放大器247和输出切换器249。
温度补偿晶体放大器241是一个晶体应用产品，用于为操作PLL而产生基准频率。PLL模块243把振荡频率的相位与PLL基准频率的相位进行比较，利用差值检测频率，输出所需的发送/接收频率。在双向通信中，PLL模块242为时分双工(TDD)通信产生本机振荡频率。
在此，可编程逻辑设备203利用先前记录在存储器205中的PLL数据，为要在稳定时间(30或40μs)内转换的工作频率变化(发射和接收)在保护时间内瞬时实施PLL锁定时间。也就是说，在TDD模式下，由于高速锁定时间，可以快速地将频率改变为不同的发送/接收频率。
因此，可编程逻辑设备203通过根据PLL数据值(R-计数器，N-计数器，，Function-Latch，，Tx_PLL N Counter和Rx_PLL N Counter)的精确的发送/接收时间内的串行通信，在PLL模块243内记录发送PLL数据或接收PLL数据，这些PLL数据值是由中央处理器201在系统初始化期间，在保护时间内根据随后的发送或接收模式记录的。此时，可编程逻辑控制器203在保护时间内按照相应的PLL模块(锁定数据，锁定时间，和PLL数据发送速度和时间)的属性(也就是PLL模块需要30还是40μs的稳定时间)发送PLL数据。
另外，可编程逻辑设备203通过接收帧控制消息时隙FCMS来预测帧的时隙组合，以确认保护时间的次序和时间，由此，根据切换器的属性控制发送/接收切换器和输出控制信号。
因此，PLL模块243根据PLL数据产生发送/接收本机振荡信号。本机振荡信号通过第四带通滤波器245滤波为发送/接收本机振荡频率波段，并由驱动放大器247放大，输出到输出切换器249的通路(a或b)，再输出到变频器225或幅移键控调制器235。
当PLL模块操作信息正常传输时，可以通过环路来控制PLL振荡频率。
图5是本发明中DSRC的路边基站的PLL控制时序图。
参照图5，在发送模式中，当发送图5所示的PLL数据时，在具有PLL锁定时间和稳定时间的一个时间间隔后发送FCMC数据，当射频切换器和输出切换器转换为图5所示的通路时，通过发送通路发送图5所示的发送数据。
在数据发送后，关断射频切换器和输出切换器215和249。对于接收模式，切换器215和249在发送/接收转换分离时间后从关断点转为接通。在接收该接收数据以前，特别是在PLL时间和稳定时间以前，发送PLL数据，以接收该接收数据MDC。
在此，图5中的时间间隔(a)是PLL锁定时间和稳定时间之和，它预先设定PLL值来精确发送/接收射频数据并反映了稳定PLL模块的时间。时间间隔(b)是切换器转换分离时间。在发送转换时间和接收转换时间没有充分分离的情况下，当发送频率转变为接收频率或反之，由于射频的振荡，会产生有害的频率。也就是说，时间间隔(b)是用于防止发送/接收频率变换中的附加电波的切换器分离时间。
确认信道ACKC以相同的方式发送，进而接收激活信道ACTC。在接收发送/接收数据之前，发送PLL数据，切换器215和249利用发送/接收分离时间进行转换，以接收数据。
时隙包含至少一个信道和至少一个保护时间(FCMS＝FCMC+保护时间)，消息数据时隙MDS由‘MDC+保护时间+ACKC+保护时间’组成。
消息数据信道MDC是对应于消息数据时隙内的消息的数据区，确认信道ACKC用于确认消息数据时隙。也就是说，通过将消息数据信道返回给发送方，消息数据信道MDC确认数据是正常接收还是异常接收。相反的，当发送消息数据时隙时，需要确认信道ACKC来确认接收。
因此，激活时隙ACTS包括六个激活信道和少数几个保护时间。
在DSRC中，为了访问通信链路，车载设备利用激活信道ACTC要求路边设备分配消息数据时隙，并用时隙ALOHA方法访问激活信道。一个激活时隙包括六个激活信道(窗口)。图7显示了激活时隙ACTS的窗口结构。在窗口之间设定信道保护期(t5＝保护时间)，信道保护期被设定在最后的窗口之后。在此，时隙ALOHA方法指的是随机选择六个激活信道中的一个进行访问，并通知最后一个激活信道ACTC在时轴概念中结束。图5中最后的信道ACTC表示图7中最后的时隙ACTC(6)。
另一方面，可编程逻辑设备207作为协处理器来减轻中央处理器201的负荷。也就是说，中央处理器201不负责发送射频模块207的PLL数据和控制发送/接收切换器，而是可编程逻辑设备203负责控制射频模块207。从而支持射频模块通过一个PLL模块转换发送/接收，中央处理器201在存储器205中记录PLL模块的基本操作信息，甚至在更换PLL模块的过程中。
因此，可编程逻辑设备203从存储器203中读取锁定数据操作值，预先运算发送/接收转换顺序，在每个帧的保护时间内按照射频模块207所要求的稳定时间在精确时间内发送PLL锁定数据和控制发送/接收切换器。发送/接收切换器由射频发送/接收切换器的属性，而不是通过射频模块的PLL模块来控制。
如上所述，使用DSRC协议控制PLL模块的装置和方法可以通过设在ITS的路边基站或终端中的PLL模块发送/接收数据，减小射频模块的尺寸和价格。
此外，虽然有各种PLL模块应用于射频模块，但是可以无需改变硬件而对PLL模块的属性信息进行更新，以通过单个PLL模块和转换控制而实施DSRC。
虽然参照一个特定的优选实施例说明了本发明，本领域的技术人员可以理解，在不脱离权利要求书所限定的本发明的精神和范围的前提下可以进行形式和细节上的各种改变。
权利要求
1.一种利用专用短程通信(DSRC)协议控制锁相环(PLL)模块的装置，包括中央处理器，用于在存储器中记录PLL模块的数据；可编程逻辑设备，用于在每个帧保护时间内传输PLL锁定数据，并在读取记录在存储器中的PLL模块数据和运算发送/接收转换顺序后控制发送/接收切换器；和射频模块，具有一个PLL模块，用于根据来自可编程逻辑设备的控制信号在发送/接收模式下发送/接收DSRC数据。
2.根据权利要求1所述的装置，其特征在于，所述的存储器包含PLL模块控制寄存器组区，其中存储着信道发送/接收方向显示寄存器和PLL模块属性显示寄存器的值，以接收各种PLL模块；PLL模块数据区，其中记录着用于频率设置的值；命令寄存器区；发送数据区；以及接收数据区。
3.根据权利要求1所述的装置，其特征在于，所述的PLL模块数据包含在根据各PLL模块的操作属性用所需的频率设置各PLL模块的过程中当频率被内部确定为多个变量之和时，对应于上限值的R-计数器；对应于R-计数器设定后剩下的下限值的N-计数器；以及对应于在高增益模式下为将PLL模块快速锁定在所需频率内而用于确定PLL模块停留时间的数据值的功能闩锁数据。
4.根据权利要求2所述的装置，其特征在于，可编程逻辑设备在每个帧中分析具有包含了控制信息的SCI字段的帧控制消息时隙，检测发送/接收以及每个保护时间的顺序和时间信息，并根据后续时隙的发送/接收，在每个时隙的保护时间周期内向射频模块发送发送/接收PLL数据和发送/接收切换器控制信号。
5.根据权利要求1所述的装置，其特征在于，所述射频模块包括调谐器单元，包括根据来自可编程逻辑设备的切换控制信号而转换为发送/接收通路的射频切换器，处于接收通路上的低噪声放大器，和处于发送通路上的功率放大器；接收单元，用于根据本机振荡信号将接收射频信号转变为中间频率，并调制该中间频率；发送单元，用于在发送模式中根据本机振荡信号调制发送数据，并将调制信号输出到调谐单元成为DSRC频段；和本机振荡单元，包含振荡器，用于在信号通路上产生PLL基准频率；一个PLL模块，用于根据PLL数据产生本机振荡信号；带通滤波器，用于对来自PLL模块的本机振荡信号进行滤波；驱动放大器，用于放大已滤波的信号；和输出切换器，根据发送/接收转换控制信号而转换，从而把本机振荡信号输出到发送单元或接收单元。
6.一种利用专用短程通信(DSRC)协议控制锁相环(PLL)模块的装置，包括第一处理器，用于在路边设备和车载设备之间的DSRC中通过射频模块的一个PLL模块运算变量数据，并把结果值记录在存储器中；第二处理器，用于读取记录的PLL模块操作信息，并根据射频模块的PLL模块和发送/接收切换器的定时和操作顺序控制数据传输。
7.一种利用专用短程通信(DSRC)协议控制锁相环(PLL)模块的方法，包括如下步骤由中央处理器在可编程逻辑设备初始化之前根据相应的射频运算适合于PLL模块属性的PLL数据值，并把结果值记录在存储器中，以转换射频模块的PLL模块的发送/接收；在每个帧保护时间中，通过可编程逻辑设备读取所记录的PLL数据值，预先运算一帧的发送/接收转换顺序，发送PLL锁定数据，并在射频模块所要求的稳定时间中控制发送/接收切换器；和根据PLL锁定数据和发送/接收控制信号，由PLL模块的操作和发送/接收切换器的转换，通过DSRC中的射频模块发送/接收发送/接收数据。
全文摘要
本发明公开了一种利用专用短程通信(DSRC)协议控制锁相环(PLL)模块的装置和方法。在DSRC基站和ITS的终端中利用DSRC协议控制PLL模块的方法包括如下步骤由中央处理器在可编程逻辑设备初始化之前根据相应的射频运算适合于PLL模块属性的PLL数据值，并把结果值记录在存储器中；在每个帧保护时间中，通过可编程逻辑设备读取所记录的PLL数据值，预先运算一帧的发送/接收转换顺序，发送PLL锁定数据，并根据射频模块所要求的稳定时间控制发送/接收切换器；和根据PLL锁定数据和发送/接收控制信号，由PLL模块的操作和发送/接收切换器的转换，通过DSRC中的射频模块发送/接收发送/接收数据。
文档编号H04B1/38GK1417757SQ0212447
公开日2003年5月14日 申请日期2002年6月28日 优先权日2001年11月9日
发明者李载珩 申请人:Lg电子株式会社