专利名称：波分复用系统中光监控信道单元的信道分配装置的制作方法
技术领域：
本发明涉及波分复用(WDM)系统，更具体地说，涉及WDM系统中光监控信道单元(optical supervisory channel unit，OSU)的信道分配装置。
如图1中所示，多路调制器10对分别具有不同波长(λ1、...、λn)的多个光信号进行多路调制，光放大器12将经多路调制的光信号放大到一定幅度。
光监控信道单元(OSU)14输出为管理网络所需的用于分配数据信道和声音信道的光信号。
光耦合器16将光放大器12的光信号与OSU 14的光信号进行耦合并将耦合信号传输至目的地。这些元件构成光传输单元。
一般地说，OSU在基于WDM系统的各系统比如WDM终端、中继器或光引入-引出多路调制器(OADM)之间提供数据通信和指令(orderwire，OW)信道，并且大致分为使用STM-1的结构(155 520Mbps)和使用E-1的结构(2.048Mbps)。
图2表示一例使用STM-1的传统OSU 100。
如图2中所示，OSU 100包括光信号转换器20、STM-1组帧器22、FPGA(现场可编程门阵列)24、背板连接器26和微处理器28。
光信号转换器20在STM-1帧数据与光信号之间进行转换操作。STM-1组帧器22作为特定用途集成电路(ASIC)采用，对STM-1帧数据的头部(overhead)分配/提取数据通信信道数据(DCCD)并且对STM-1进行组帧/再组帧。
FPGA 24临时存储DCCD、OWD、DCC时钟信号(DCCCK)、OW时钟信号(OWCK)和帧脉冲(OWFP)，背板连接器26将外部数据处理单元(未画出)与OSU 100加以连接。
如图3中所示，STM-1组帧器22包括用于形成STM-1帧的组帧器121、用于将从FPGA 24输出的输出DCCD和OWD插入所形成STM-1帧头部的头部插入单元122、用于从所接收的STM-1帧数据中提取STM-1帧、DCCD和OWD的头部检测单元123、以及用于对从头部检测单元123提取的STM-1帧进行再组帧的再组帧器124。
下面说明如上构造的使用传统STM-1帧的OSU 100的操作。
首先，将通过背板连接器26从外部数据处理单元(未画出)输入的DCCD、OWD、时钟信号(DCCCK、OWCK)和OWFP存储在FPGA 24中。
在形成STM-1帧之后，STM-1组帧器22在微处理器的控制下将DCCD和OWD插入STM-1帧的头部。
也就是说，如图3中所示，STM-1组帧器22的组帧器121形成STM帧，并且头部插入单元122在微处理器28的控制下将从FPGA 24输出的DCCD和OWD插入STM-1帧的头部。
然后，光信号转换器20用155M激光二极管(未画出)将从头部插入单元122输出的STM-1帧数据转换成光信号，并将该光信号输出至WDM系统。
同时，由WDM系统传输的光信号被光信号转换器20转换成STM-1帧数据，并且STM-1组帧器22的头部检测单元123在微处理器28的控制下对STM-1帧数据的头部进行检测，将DCCD、OWD、时钟信号和OWFP输出至FPGA 24，并将STM-1帧输出至再组帧器124。
相应地，输入至FPGA 24的DCCD、OWD、时钟信号和OWFP通过背板连接器26输出至外部数据处理单元(未画出)，并且再组帧器124对输入的STM-1帧进行再组帧。
使用STM-1的OSU采用作为ASIC的STM-1组帧器，对STM-1信号进行组帧/再组帧并提取/插入DCCD和OWD，并且通过FPGA和背板连接器与外部数据处理单元交互工作。
图4为使用E1的传统OSU 200。
如图4中所示，使用E1的传统OSU 200包括光信号转换器30、E1组帧器32、时隙接口(TSI)34、背板连接器36和微处理器38。
E1组帧器32在微处理器38的控制下将E1帧数据组帧成时隙数据，TSI 34根据从微处理器38输出的控制信号以时分复用(TDM)方法联接E1组帧器32的时隙数据并提取DCCD和OWD。
另外，TSI 34以TDM方法联接通过背板连接器36从外部数据处理单元(未画出)输入的DCCD和OWD以将其输入至时隙数据中，并将其输出至E1组帧器32。
以此方式，当采用E1组帧器32和TSI 34时，E1组帧器32进行E1组帧/再组帧，并且TSI 34对信道进行分隔，并根据用途形成对应信道作为串行数据并将其传输至背板连接器36。
然而，使用STM-1的传统OSU采用STM-1组帧芯片和155M激光二极管用于低速数据，增加了成本。特别地，由于STM-1组帧器与微处理器交互工作，所以需要较长的时间进行功能执行、主板测试等等。
另外，在使用E1的OSU中，一般用于处理DS-1E的商用芯片比如TSI采用比如AMI和HDB3等编码方法。相应地，这种商用芯片比如TSI不适合用于基于曼彻斯特码(manchester code)和物理层中NRZ信号的光通信系统，特别地，不适合用于低速数据。
这是由于不必要的操作以及由于接口方法中的差异引起的。如果通过采用这种商用芯片来实施使用传统E1的OSU，则需要较长时间来执行操作，并且需要运行芯片比如处理器来指定地址。
上述参考在此引入作为参考，其中适于给出另外或其他细节、特色和/或技术背景方面的教导。
本发明的另一个目的在于提供一种能够简化功能执行并且作为单个芯片安装的OSU的信道分配装置。
为了至少整体上或者部分地实现上述目的，提供了一种WDM系统中OSU的信道分配装置，包括光信号转换器，用于在E1数据帧与光信号之间进行转换操作；信道分配单元，用于对E1数据以一确定单位进行计数操作，检测分配给E1数据的信道或者将信道分配给E1数据；E1组帧器，用于对从光信号转换器输出的E1数据帧进行再组帧以将其输出至信道分配单元，并且对从信道分配单元输出的E1数据进行组帧以将其输出至光信号转换器；以及微处理器，用于控制E1组帧器的操作。
为了至少整体上或者部分地实现这些优点，进一步提供了一种WDM系统中OSU的信道分配装置，包括光信号转换器，用于在E1数据帧与光信号之间进行转换操作；多路解调单元，用于以8位为单位对E1数据进行计数，对其计数以分隔多个信道，并且对分配给各分隔信道的数据进行检测；多路调制单元，用于以8位为单位对E1数据进行计数以将其分隔成多个信道，将一定数据分配给分隔信道，并且形成E1数据；E1组帧器，用于对从光信号转换器输出的E1数据帧进行再组帧以将其输出至多路解调单元，并且对从多路调制单元输出的E1数据进行组帧以将其输出至光信号转换器；以及微处理器，用于控制E1组帧器的操作。
本发明的其他优点、目的和特色将在后面的说明中部分给出，并且在阅读下述之后本领域的普通技术人员将会清楚或从本发明的实施中可以获知。本发明的目的和优点可以如所附权利要求中特别指出的那样实现并且达到。
图4表示一例图1的使用E1的OSU；图5为根据本发明的WDM系统中OSU的信道分配装置的方框图；图6为表示设在图5信道分配装置中的多路解调单元的详细图；图7为表示设在图5信道分配装置中的多路调制单元的详细图；以及图8表示E1数据信道分配的一个例子。
如图5中所示，本发明的OSU包括光信号转换器40、E1组帧器42、信道分配单元44、背板连接器46和微处理器48。
信道分配单元44由从E1组帧器42输出的E1数据提取DCC数据(DCCD)、OW数据(OWD)、时钟信号(DCCCK、OWCK)和帧脉冲(OWFP)，并且将从背板连接器46输出的DCCD、OWD、时钟信号和OWFP分配给E1数据。
图6和7表示信道分配单元44的多路解调单元400和多路调制器(500)的详细结构。
如图6中所示，多路解调单元400包括定时单元410，用于分割基准时钟并输出DCC时钟信号(DCCCK)、OW时钟信号(OWCK)、和2.048MHz的时钟信号；计数单元420，用于根据帧起始(FS)信号对时钟信号(2.048MHz)进行计数并且输出0～255的计数值；使能单元430，用于根据计数单元420的计数值产生E1帧各信道的使能信号；多路解调器440，由从使能单元430输出的使能信号启动，根据帧起始信号(FS)对E1数据进行多路解调并检测DCCD和OWD；缓冲单元450，用于存储由多路解调器440检测的DCCD和OWD；DCC多路调制器460和OW多路调制器470，分别由从使能单元430输出的使能信号启动，对存储在缓冲单元450中的DCCD和OWD进行多路调制，并且输出接收的DCC数据(RXDCCD)、接收的OW数据(RXOWD)、接收的时钟信号(RXDCCCK、RXOWCK)和接收的帧脉冲(RXOWFP)。
如图7中所示，多路调制单元500构造成关于多路解调单元400对称，其详细说明加以省略。
下面参照
如上述构造的本发明系统的OSU的操作。
由WDM系统传输的光信号在光信号转换器40中被转换成E1帧，并且E1组帧器42在微处理器48的控制下对E1帧进行再组帧并将E1数据输出至信道分配单元44。
信道分配单元44对E1数据进行以8位为单位的计数操作以检测分配给各信道的信道数据(DCCD和OWD)，并且将信道数据与时钟信号(DCCCK和OWCK)和帧脉冲(OWFP)一起输出至背板连接器46。
也就是说，如图8中所示，E1数据包括总共32信道(时隙)，以8位作为一个信道，并且将数据区分配至除“0”和“16”之外的30信道。
相应地，用后续DCC数据信道分配DCC数据区。例如，N-DCC1～N-DCC4分配给DCC1，N-DCC5～N-DCC8分配给DCC2，并且N-DCC9～N-DCC12分配给DCC3。
由于OW数据信道是不连续的，所以各信道被分配作为OW数据区。在此方面，DCC数据速率为768Kbps，OW数据速率为192Kbps。
定时单元410分割基准时钟，输出DCCCK、OWCK和2.048MHz时钟信号，并且计数单元420对E1帧的整个信道进行计数。此时，计数器420根据帧起始信号(FS)对时钟信号(2.048MHz)进行计数并且输出0～255的计数值。
使能单元430接收计数值并且在输入对应于信道分配位的计数值时产生高电平使能信号，多路解调器440由使能信号驱动，对输入的E1数据进行多路解调并检测分配给各信道的信道数据。
换句话说，多路解调器440由高电平使能信号启动，从FS信号起始时输入的E1数据中提取DCCD和OWD，并且将其输出至缓冲单元450。此时，缓冲单元450作为使数据速率一致的装置，包括用于存储DCC数据的三个缓冲区(DCC1～DCC3)和用于存储OW数据的缓冲区(OW1～OW3)。
相应地，DCC多路调制器460和OW多路调制器470由从使能单元430输出的使能信号驱动，并且根据从定时单元410输出的DCCCK和OWCK对存储在缓冲区450中的DCCD进行多路调制。
也就是说，由于使能单元430在输入信道分配位时输出高电平使能信号，所以当缓冲器450的各缓冲区(DCC1～DCC3和OW1～OW3)都填满时，DCC多路调制器460根据DCCCK对存储在缓冲器450中的DCCD进行多路调制，并且输出接收的DCC数据(RXCDDC)和接收的时钟信号(RXCDDDK)，OW多路调制器470根据OWCK对存储在缓冲器450中的OWD进行多路调制，并且将接收的OW数据(RXOWD)、接收的时钟信号(RXOWCK)和接收的时钟信号(RXOWFP)输出至背板连接器46。
同时，信道分配单元44对E1数据进行以8位为单位的计数操作以将信道数据(DCCD和OWD)分配给各信道并将其输出至E1组帧器42，E1组帧器42在微处理器48的控制下对从信道分配单元44输出的E1数据进行组帧并将E1帧输出至光信号转换器40。然后，光信号转换器40对从E1组帧器42输出的E1帧进行光信号转换并将其输出至WDM系统中。
也就是说，如图7中所示，定时单元510分割基准时钟，输出DCCCK、OWCK和2.048MHz时钟信号，并且计数单元520根据帧起始信号(FS)对时钟信号(2.048MHz)进行计数并输出0～255的计数值。
使能单元530接收计数值并且在输入信道分配其上的位的计数值时产生高电平使能信号。
此时，DCC多路解调器560和DCC时钟(TXDCCK)传输至背板连接器46以读取传输的DCC数据(TXDCCD)，并且OW多路解调器570通过以传输的帧脉冲(TXOWFP)作为起始信号将传输的OW时钟(TXOWCK)传输至背板连接器46以读取传输的OW数据(TXOWD)。
在读取数据时，DCC多路解调器560和OW多路解调器570分别根据使能信号将TXDCCD和TXOWD输出至缓冲单元55，多路调制器540在使能信号变为高电平的任何时候对存储在缓冲单元55中的DCC数据(DCC1～DCC3)和OW数据(OW1～OW3)进行多路调制，以形成E1数据并将E1数据与2.048传输时钟(TX CLOCK)一起加以输出。
如上所述，本发明WDM系统中OSU的信道分配装置具有如下优点。
也就是说，例如，由于DCC数据和OW数据用简单模块分配给E1帧并由之提取，所以在用低速比如E1级别运行网络的WDM系统中信道可以弹性地分配和检测。
另外，通过简化信道分配模块，可以缩短OSU的研制周期，并且特别地，可以容易地实现系统适用的功能并且可以降低制造成本。
前述实施例和优点仅仅是例示性的，不应理解为限制本发明。本发明的教导可以容易地应用于其他类型的装置。本发明的说明书意在说明，并不限制权利要求的范围。诸多替代、改型和变化对于本领域技术人员是显而易见的。在权利要求中，装置加功能条项意在覆盖执行所述功能的本文所述结构，不仅包括结构上等同物而且也包括等同结构。
权利要求
1.一种WDM系统中OSU的信道分配装置，包括光信号转换器，用于在E1数据帧与光信号之间进行转换操作；信道分配单元，用于对E1数据以一确定单位进行计数操作，检测分配给E1数据的信道或者将信道分配给E1数据；E1组帧器，用于对从光信号转换器输出的E1数据帧进行再组帧以将其输出至信道分配单元，并且对从信道分配单元输出的E1数据进行组帧以将其输出至光信号转换器；以及微处理器，用于控制E1组帧器的操作。
2.如权利要求1所述的装置，其特征在于，所述确定单位为8位。
3.如权利要求1所述的装置，其特征在于，所述信道分配单元包括多路解调单元，用于以8位为单位对E1数据进行计数以分隔多个信道，并且对分配给分隔信道的数据进行检测；和多路调制单元，用于以8位为单位对E1数据进行计数以分隔多个信道，并且将一定数据分配给分隔信道以形成E1数据。
4.如权利要求3所述的装置，其特征在于，所述多路解调单元包括计数单元，用于对E1帧的整个信道进行计数；使能单元，用于根据该计数值产生各信道的使能信号；多路解调器，由使能信号驱动，对输入的E1数据进行多路解调并且对分配给各信道的信道数据进行检测；缓冲单元，用于存储所检测的信道数据；和信道数据多路调制器，由使能信号驱动，对存储在缓冲单元中的信道数据进行多路调制并且将该多路调制的信道数据输出至外部数据处理单元。
5.如权利要求4所述的装置，其特征在于，所述信道数据为数据通信信道(DCC)数据和指令(OW)数据。
6.如权利要求3所述的装置，其特征在于，所述多路调制单元包括计数单元，用于对E1帧的整个信道进行计数；使能单元，用于根据该计数值产生各信道的使能信号；信道数据多路解调器，由使能信号驱动，对信道数据进行多路解调；缓冲单元，用于存储该多路解调的信道数据；和多路调制器，由使能信号驱动，对存储在缓冲单元中的信道数据进行多路调制并且将该信道数据分配给E1数据。
7.如权利要求6所述的装置，其特征在于，所述信道数据为数据通信信道(DCC)数据和指令(OW)数据。
8.一种WDM系统中OSU的信道分配装置，包括光信号转换器，用于在E1数据帧与光信号之间进行转换操作；多路解调单元，用于以8位为单位对E1数据进行计数，对其计数以分隔多个信道，并且对分配给各分隔信道的数据进行检测；多路调制单元，用于以8位为单位对E1数据进行计数以将其分隔成多个信道，将一定数据分配给分隔信道并形成E1数据；E1组帧器，用于对从光信号转换器输出的E1数据帧进行再组帧以将其输出至多路解调单元，并且对从多路调制单元输出的E1数据进行组帧以将其输出至光信号转换器；以及微处理器，用于控制E1组帧器的操作。
9.如权利要求8所述的装置，其特征在于，所述多路解调单元包括计数单元，用于对E1帧的整个信道进行计数；使能单元，用于根据该计数值产生各信道的使能信号；多路解调器，由使能信号驱动，对输入的E1数据进行多路解调并且对分配给各信道的信道数据进行检测；缓冲单元，用于存储所检测的信道数据；和信道数据多路调制器，由使能信号驱动，对存储在缓冲单元中的信道数据进行多路调制并且将该多路调制的信道数据输出至外部数据处理单元。
10.如权利要求9所述的装置，其特征在于，所述信道数据为数据通信信道(DCC)数据和指令(OW)数据。
11.如权利要求8所述的装置，其特征在于，所述多路调制单元包括计数单元，用于对E1帧的整个信道进行计数；使能单元，用于根据该计数值产生各信道的使能信号；信道数据多路解调器，由使能信号驱动，对信道数据进行多路解调；缓冲单元，用于存储该多路解调的信道数据；和多路调制器，由使能信号驱动，对存储在缓冲单元中的信道数据进行多路调制并且将该信道数据分配给E1数据。
12.如权利要求11所述的装置，其特征在于，所述信道数据为数据通信信道(DCC)数据和指令(OW)数据。
全文摘要
一种WDM系统中OSU的信道分配装置，包括光信号转换器，用于在E1数据帧与光信号之间进行转换操作；信道分配单元，用于对E1数据以一确定单位进行计数操作，检测分配给E1数据的信道或者将信道分配给E1数据；E1组帧器，用于对从光信号转换器输出的E1数据帧进行再组帧以将其输出至信道分配单元，并且对从信道分配单元输出的E1数据进行组帧以将其输出至光信号转换器；以及微处理器，用于控制E1组帧器的操作。在以一确定单位对E1数据进行计数以依次识别多个信道之后，将信道数据分配给对应的信道或者对分配给信道的信道数据进行检测。
文档编号H04J3/16GK1406021SQ0214265
公开日2003年3月26日 申请日期2002年9月17日 优先权日2001年9月17日
发明者廉相福 申请人:Lg电子株式会社