专利名称：可编程智能交换机的制作方法
技术领域：
本实用新型涉及通信技术领域，尤其涉及一种交换机。
本实用新型的目的是这样实现的可编程智能交换机的结构由交换网络部分、与交换网络相连的中央处理部分、用户接口部分、数字中继接口部分组成，交换网络及与其相连的中央处理部分控制将数字中继接口部分引入的外来呼叫信号传送至用户接口部分，所述的数字中继接口部分还通过多功能资源管理部分与用户接口部分相连，多功能资源管理部分包括用于处理语音业务的语音资源管理模块和用于处理传真业务的传真资源管理模块。
所述的多功能资源管理部分包括数字信号处理单元、数据信息交换单元、接口单元、时钟产生单元和电源处理及供电单元；数字信号处理单元还连接有程序存储单元，程序存储单元中为数字信号处理单元的运行程序，包括语音资源管理模块和传真资源管理模块；时钟产生单元和电源处理及供电单元分别为整个电路提供时钟和电源；数据信息交换单元分别与数字信号处理单元和接口单元相连。
所述的数据信息交换单元为双端口数据存储器，型号为CY7C138AV-20JC；数字信号处理单元的型号为TMS320VC5402的CPU，与其相连的程序存储单元的型号为SST39LF040存贮芯片；电源处理及供电单元的型号为TPS73HD318处理芯片。
所述的数字信号处理单元TMS320VC5402低8位数据总线DD0～DD7连接到程序存储单元SST39LF040，程序存储单元存放着数字信号处理单元运行的程序，DS、高8位数据总线DD8～DD15连接到双端口数据存储器CY7C138AV-20JC；地址总线AA0～AA18、R/W、MSTRB连接到ST39LF040、双端口数据存储器CY7C138AV-20JC，FS、2.048M、PCMO、PCMI连接到接口单元，20M连接到20M时钟产生电路，为数字信号处理单元提供运行时钟；接口单元的数据总线、地址总线、CPU-CS、CPU-R/W连接到双端口数据存储器CY7C138AV-20JC；+5V连接到电源处理及供电单元PS767D318；电源处理及供电单元PS767D318的VCC1.8连接到DSP、20MHz时钟产生电路，VCC3.3连接到DSP、SST39LF040、双端口数据存储器CY7C138AV-20JC，GND连接到多功能管理部分的各单元。
所述的数字中继接口部分还通过环路中继接口部分与用户接口部分相连，且由逻辑控制部分进行控制。
所述的逻辑控制部分为FPGA(可编程逻辑门列阵)单元。
所述的与交换网络部分相连的中央处理部分还设置有用于与计算机相连的以太网接口部分。
本实用新型还包括为各部分提供时钟的时钟产生及分配部分和为各部分提供电源的供电电源部分。
由上述方案可以得知，本实用新型所述的可编程智能交换机将语音资源、传真资源内置于传统交换机的设计之中，并采用高性能网络协议处理器，使该交换机具有很强的可编程能力。采用通用可编程智能语音交换机不仅大大降低了呼叫中心系统的造价，而且能够提高系统的稳定性。本实用新型可以实现传真、语音自动应答、录音、多方会议、话路监听等功能；且具有着广泛的应用范围，可用于公安110等各种接警系统，中小企业呼叫系统、信息台等。
图1为本实用新型的原理框图；图2为本实用新型的电路原理图；图3为本实用新型的多功能资源卡的电路原理图。
快速以太网接口部分采用100Mb/s以太网接口电路，由100M接口芯片LXT971和其配套电路组成，通过MPU860嵌入式CPU为整个交换机提供快速的以太网接口。
本实用新型中还包括环路中继接口部分、逻辑控制部分，逻辑控制部分为FPGA(可编程逻辑门列阵)，用于控制环路中继接口部分的工作状态。FPGA对MPU860嵌入式CPU输出来的片选线、地址线进行移码，产生系统其它单元所需的所有片选信号；对2.048M时钟进行分频，为用户接口单元和环路中继单元提供串行输出数据的时钟，并对接收到的串行数据进行串并转换，转换成8位并行数据，供MPU860嵌入式CPU读取；为数字中继接口单元提供反相、展宽的帧同步(FS)信号；为交换网络锁存器提供锁存信号。
FPGA的ST-CS、ST-EN、ST-DI、SYNC连接到用户接口部分和环路中继部分，其中ST-CS、ST-EN与地址总线A31～A17配合是MPU860嵌入式CPU实现对用户电路的振铃、停铃和环路中继的摘机、挂机的控制的信号线，ST-DI是用户接口和环路中继串行输出数据到FPGA的信号线，、SYNC是FPGA把2.048M信号分频后为ST-DI提供传输时钟的信号线；CS0、CS1、R/W、E1-FS连接到数字中继接口部分，其中CS0、CS1是FPGA对MPU860嵌入式CPU的地址总线A31..A17和片选信号CPU-CS3～CPU-CS6译码后为MPU860嵌入式CPU对数字中继接口单元读写片选信号线，R/W是MPU860嵌入式CPU对数字中继接口单元读写信号线；CS2、CS3、CS4、CS4、CS5、R/W连接到多功能资源卡，其中CS2、CS3、CS4、CS4、CS5是FPGA对MPU860嵌入式CPU的地址总线A31..A17和片选信号CPU-CS3～CPU-CS6译码后为MPU860嵌入式CPU对多功能资源卡读写片选信号线，R/W是MPU860嵌入式CPU对多功能资源卡读写信号线；SW-CS、SW-R/W、SW-ALE、SW-DTA连接到交换网络部分，其中SW-CS是FPGA对MPU860嵌入式CPU的地址总线A31..A17、50M时钟、片选信号CPU-CS3～CPU-CS6以及SW-DTA译码后为MPU860嵌入式CPU对交换网络写数据的片选信号线，SW-R/W是MPU860嵌入式CPU对交换网络写数据的写信号线，SW-ALE是FPGA对MPU860嵌入式CPU的地址总线A31..A17和片选信号CPU-CS3～CPU-CS6译码后为MPU860嵌入式CPU对交换网络写数据操作时地址总线路A31..A17和数据总线D0..D7的锁存信号线；SW-DTA是交换网络对MPU860嵌入式CPU向交换网络写数据操作成功时的响应信号线。
本实用新型中还包括时钟产生及分配部分和供电电源部分，分别为交换机中的各个处理芯片提供时钟和工作电源。本实用新型涉及的交换系统是同步交换系统，故系统的时钟的稳定度和可靠性对系统的可靠性和可用性至关重要。系统必须与外部同步，还要考虑一条数字中继时钟丢失后自动与另外一条E1中继时钟同步，即使在所有的系统同步丢失或者没有外部同步的情况下系统仍然能够提供较高的精度时钟输出。选用MT9042B能满足系统的要求，即使在同步完全丢失的情况下，其输出精度等于其输入晶振的精度(32ppm)还是非常高的。
整个系统中，交换网络(MT8980)用4.096M时钟，由MT9042输出直接供给，其他电路都用2.048M时钟，由MT9042输出，通过74LS244驱动供给；FS(帧同步)由MT9042输出，通过74LS244驱动供给，但E1卡的FS由FPGA(EPM10K10-84)反相展宽得到，其宽度为488ns。2.048M连接到用户接口部分、环路中继接口部分、数字中继接口部分、多功能资源卡、逻辑控制部分，4.096M连接到交换网络部分，FS分别连接到用户接口部分、环路中继接口部分、交换网络部分、多功能资源卡、逻辑控制部分。
供电电源部分由一次电源和二次电源组成，一次电源完成AC220V到DC-48VD的转换、二次电源完成DC-48V到DC+5V、DC-48V、DC-5V、AC75V/25Hz的转换。系统需要的3.3V电源由三端稳压电源芯片MIC29710提供，最大输出电流7A。功率要求-48V，最大输出能力100W，+5V为30W，-5V为5W，AC75V为75W。选用10uF/10V的钽电解电容+0.01uF的高频陶瓷电容或独石电容若干来去藕、滤波。
-48V、AC75V连接到用户接口部分，-5V连接到用户接口部分和环路中继接口部分，+5V连接到户接口部分、环路中继接口部分、数字中继接口部分、多功能资源卡、逻辑控制部分、交换网络部分、时钟产生及分配部分，+3.3V连接到MPU860嵌入式CPU、100Mb/s以太网接口部分。GND(接地端)连接到所有各部分电路。
本实用新型所述的中央处理器为MPU860嵌入式CPU，是高性能，高实时性嵌入式微处理器。MPU860嵌入式CPU负责整个交换机运行，主要完成对交换网络部分的控制，接收两路数字中继接口部分部分、用户接口部分、环路中继接口部分的信息、通过多功能资源卡进行呼叫过程和号码分析，完成用户的接续。
MPU860嵌入式CPU的数据总线D0～D7、地址总线A31～A17连接到数字中继接口部分、交换网络部分、多功能资源管理部分(多功能资源卡)、逻辑控制部分、用户接口部分、环路中继接口部分，片选信号CPU-CS3～CPU-CS6、50MHz时钟、读写信号R/W连接到逻辑控制部分，100M以太网总线连接到100Mb/s以太网接口单元。
本实用新型中的多功能资源卡是一个独立运行的资源管理部分，包括DSP(数字信号处理)单元、数据信息交换单元、程序存储单元、接口单元、时钟产生单元和电源处理及供电单元。数字信号处理单元还连接有程序存储单元，程序存储单元中为数字信号处理单元的运行程序，包括语音资源管理模块和传真资源管理模块；时钟产生单元和电源处理及供电单元分别为整个电路提供时钟和电源；数据信息交换单元分别与数字信号处理单元和接口单元相连，数据信息交换单元用于保存通过接口单元调用的语音信息，及保存外来的语音呼叫信息，并将该外来的语音呼叫信息通过接口单元送出。
多功能资源卡的数字信号处理单元DSP TMS320VC5402低8位数据总线DD0～DD7连接到程序存储单元SST39LF040，程序存储单元存放着DSP运行的程序，DS、高8位数据总线DD8～DD15连接到数据信息交换单元(双端口数据存储器CY7C138AV-20JC)，数据信息交换单元是DSP单元接收MPU860嵌入式CPU的指令信息和其他数据信息的场所，也是MPU860嵌入式CPU读取DSP数据信息的场所。地址总线AA0～AA18、R/W、MSTRB连接到ST39LF040、双端口数据存储器CY7C138AV-20JC，FS、2.048M、PCMO、PCMI连接到接口单元，20M连接到20M时钟产生电路，为DSP提供运行时钟。
接口单元的数据总线、地址总线、CPU-CS、CPU-R/W连接到双端口数据存储器CY7C138AV-20JC；+5V连接到PS767D318。
PS767D318的VCC1.8连接到DSP、20MHz时钟产生电路，VCC3.3连接到DSP、SST39LF040、双端口数据存储器CY7C138AV-20JC，GND连接到所有单元。
多功能资源卡的功能包括32路DTMF(双音多频)和MFC(多频编码信号传输)信号的收发功能、32路录音和放音功能、多组多方会议，并且在每一路录音或放音时能够接收DTMF和MFC信号，在实现会议功能的同时实现能录音或放音以及收发DTMF和MFC信号，此外还可以提供多路FAX(传真)及2个链路的SS7信令的处理功能，这些功能都是DSP运行程序后，根据MPU860嵌入式CPU的指令信息一一实现。
本实用新型中的交换网络为256门的交换矩阵。在MPU860嵌入式CPU的控制下完成话路的交换。
0#PCMO、1#PCMO、0#PCMI、#PCMI连接到数字中继接口部分，2#PCMO、2#PCMI连接到用户接口部分和环路中继部分，3#PCMO、4#PCMO、5#PCMO、6#PCMO、7#PCMO、3#PCMI、4#PCMI、5#PCMI、6#PCMI、7#PCMI连接到多功能资源卡。
本实用新型中的数字中继接口部分由处理芯片DS21554与配套电路(保护电路、抗干扰电路(共模抑制电感PE-65854或HanRun600812)、隔离电路(变压器PE-68678或HanRun601680)等组成。提供合乎国标和CCITT(国际电报电话咨询委员会)标准的E1标准接口，共2路。数字中继接口部分为系统提供同步时钟源，提取FS(帧同步时钟)作为MT9042(锁相环)的锁相时钟，进行同步锁相。数字中继接口单元通过8位数据线，8根地址线，使能线(读，写，片选)与MPU860嵌入式CPU共同完成数字中继话路的接续过程等。
本实用新型中的环路中继接口部分提供16路环路中继，完成HOCT(二/四线转换、过压保护、编码和译码、测试)功能，每一路模拟成一台电话机。在MPU860嵌入式CPU的控制下，完成电话机所有的功能，如完成摘机、挂机、振铃的监控等。
本实用新型中的用户接口部分提供16路用户接口，完成BORSCHT(馈电、过压保护、振铃控制、用户线状态监视、编码和译码、二/四线转换、测试)功能，每一路接口接一台电话机。在MPU860嵌入式CPU的控制，完成电话摘挂机的辨别、脉冲拨号的接收、给电话振铃、测试等。
权利要求1.一种可编程智能交换机，其结构由交换网络部分、与交换网络相连的中央处理部分、用户接口部分、数字中继接口部分组成，交换网络及与其相连的中央处理部分控制将数字中继接口部分引入的外来呼叫信号传送至用户接口部分，其特征在于所述的数字中继接口部分还通过多功能资源管理部分与用户接口部分相连，多功能资源管理部分包括用于处理语音业务的语音资源管理模块和用于处理传真业务的传真资源管理模块。
2.根据权利要求1所述的强编程智能交换机，其特征在于所述的多功能资源管理部分包括数字信号处理单元、数据信息交换单元、接口单元、时钟产生单元和电源处理及供电单元；数字信号处理单元还连接有程序存储单元，程序存储单元中为数字信号处理单元的运行程序，包括语音资源管理模块和传真资源管理模块；时钟产生单元和电源处理及供电单元分别为整个电路提供时钟和电源；数据信息交换单元分别与数字信号处理单元和接口单元相连。
3.根据权利要求2所述的可编程智能交换机，其特征在于所述的数据信息交换单元为双端口数据存储器，型号为CY7C138AV-20JC；数字信号处理单元的型号为TMS320VC5402的CPU，与其相连的程序存储单元的型号为SST39LF040存贮芯片；电源处理及供电单元的型号为TPS73HD318处理芯片。
4.根据权利要求3所述的可编程智能交换机，其特征在于所述的数字信号处理单元TMS320VC5402低8位数据总线DD0～DD7连接到程序存储单元SST39LF040，程序存储单元存放着数字信号处理单元运行的程序，DS、高8位数据总线DD8～DD15连接到双端口数据存储器CY7C138AV-20JC；地址总线AA0～AA18、R/W、MSTRB连接到ST39LF040、双端口数据存储器CY7C138AV-20JC，FS、2.048M、PCMO、PCMI连接到接口单元，20M连接到20M时钟产生电路，为数字信号处理单元提供运行时钟；接口单元的数据总线、地址总线、CPU-CS、CPU-R/W连接到双端口数据存储器CY7C138AV-20JC；+5V连接到电源处理及供电单元PS767D318；电源处理及供电单元PS767D318的VCC1.8连接到DSP、20MHz时钟产生电路，VCC3.3连接到DSP、SST39LF040、双端口数据存储器CY7C138AV-20JC，GND连接到多功能管理部分的各单元。
5.根据权利要求1所述的强编程智能交换机，其特征在于所述的数字中继接口部分还通过环路中继接口部分与用户接口部分相连，且由逻辑控制部分进行控制。
6.根据权利要求5所述的强编程智能交换机，其特征在于所述的逻辑控制部分为FPGA(可编程逻辑门列阵)单元。
7.根据权利要求1所述的强编程智能交换机，其特征在于所述的与交换网络部分相连的中央处理部分还设置有用于与计算机相连的以太网接口部分。
8.根据权利要求1所述的强编程智能交换机，其特征在于还包括为各部分提供时钟的时钟产生及分配部分和为各部分提供电源的供电电源部分。
专利摘要本实用新型涉及一种可编程智能交换机。本实用新型是在由交换网络部分、与交换网络相连的中央处理部分、用户接口部分、数字中继接口部分组成的现有交换机中增加语音和传真处理功能，即将所述的数字中继接口部分通过多功能资源管理部分与用户接口部分相连，多功能资源管理部分包括用于处理语音业务的语音资源管理模块和用于处理传真业务的传真资源管理模块。本实用新型将语音资源、传真资源内置于传统交换机的设计之中，并采用高性能网络协议处理器，使该交换机具有很强的可编程能力。采用通用可编程智能语音交换机不仅大大降低了呼叫中心系统的造价，而且能够提高系统的稳定性。
文档编号H04L12/00GK2567881SQ0223827
公开日2003年8月20日 申请日期2002年6月27日 优先权日2002年6月27日
发明者余浩, 李惠科, 陈建亚, 朱祥华 申请人:余浩, 李惠科, 陈建亚, 朱祥华