专利名称：整合式低引脚数介质独立接口的制作方法
技术领域：
本发明涉及一种整合式低引脚数介质独立接口(Integrated ReducedMedia Independent Interface)及相关运作方法，特别涉及一种可减少引脚数目(Pin Count)的整合式低引脚数介质独立接口及相关方法。
背景技术：
在网络建议蓬勃发展的现代化信息社会，大量的文字数据、影音信息与知识技术都能经由网络快速地交流传递，使社会中每一份子都能分享他人宝贵的技术与经验，进一步提升社会整体的知识水准。而如何提供价廉质优的网络连接装置、使网络资源能普遍地为社会中每一个人分享运用，更是信息业界致力研发的重点之一。随着频宽需求的增加与使用者数量的成长，越来越多的企业选择将网络提升到高速网络的等级，同时，由于乙太网络(Ethernet)快速的发展，创造了高速网络的普遍需求，在可预知的将来，乙太网络除了将应用于区域网络(LAN)外，由于其传输距离及速度的跃进，势必也将应用在广域网络(WAN)上。
在乙太网络的相关规格方面，原先用来连接一介质控制层电路(MACCircuit)以及一实体层电路(PHY Circuit)之间的介质独立接口(MediaIndependent Interface，MII)在近几年，已逐渐被新研制出的低引脚数介质独立接口(Reduced Media Independent Interface，RMII)所取代，低引脚数介质独立接口RMII的规格(Specification)与介质独立接口MII相同，都主要规范在IEEE802.3及IEEE802.3u之中。低引脚数介质独立接口RMII与先前介质独立接口MII相较，最重要的改善在于其将接口中所需运用的引脚数目(PinCount)大幅的降低，因为在芯片制作及封装上，引脚数目对于成本控管有决定性的影响，愈多需用到的引脚数代表成本的大幅增加，也就是说，低引脚数介质独立接口RMII提供了完成符合IEEE802.3u规格的接口装置一个良好的选择。请参阅图1，图1为低引脚数介质独立接口RMII10的示意图。如前所述，低引脚数介质独立接口RMII10是用来连接一介质控制层电路12以及一实体层电路14，若依信号及数据传送方向区分，可分成传送端16(Transmitter)及接收端18(Receiver)两部分，在传送端16时，信号及数据在接口中的流向为介质控制层电路12至实体层电路14，反之，在接收端18的部分，信号及数据在接口中的流向为实体层电路14至介质控制层电路12。整体视之，低引脚数介质独立接口RMII10可分为多个细部的接口，属于传送端16的部分包含一数据传送接口TXD及一传送许可接口TX_EN，数据传送接口TXD是用来将数据由介质控制层电路12传送至实体层电路14，一般而言，传输的速度有10Mb/s和100Mb/s两种模式，然而请注意，必须在传送许可接口TX_EN同意(assert)的情况下(例如传送许可接口TX_EN提供一(预设的)高电位输出)，实体层电路14才会接收经数据传送接口TXD由介质控制层电路12传送来的数据，换言之，当传送许可接口TX_EN为不同意(de-assert)的情况下(例如传送许可接口TX_EN为一(预设的)低电位输出)，实体层电路14不会接收经数据传送接口TXD由介质控制层电路12传送来的数据。
请继续参阅图1，关于低引脚数介质独立接口RMII10在接收端18的部分，包含有一参考时钟接口REF_CLK、一接收许可接口CRS_DV、一错误检测接口RX_ER、以及一数据接收接口RXD。参考时钟接口REF_CLK用来提供一参考时钟Reference Clock)给该低引脚数介质独立接口RMII10所有的细部接口，包含数据传送接口TXD、传送许可接口TX_EN、接收许可接口CRS_DV、错误检测接口RX_ER、以及数据接收接口RXD，而该参考时钟可由介质控制层电路12或一外部信号产生源(External Source)所产生，如此一来，低引脚数介质独立接口RMII10所有的细部接口的运作是同步(Synchronous)于此参考时钟。请见图2，图2为图1低引脚数介质独立接口RMII10在接收端18的多个接口运作的时序图。数据接收接口RXD是用来将数据由实体层电路14传送至介质控制层电路12，当低引脚数介质独立接口RMII10处于一闲置(Idle)阶段，即接收许可接口CRS_DV处于一预设的低电位时，即使有数据自该实体层电路14传输，介质控制层电路12亦拒收(Reject)由实体层电路14经数据接收接口传送来的数据；而在接收端18开始运作时，当实体层电路14末检测到该错误码(Invalid Code)或其他错误讯息，且当实体层电路14检测到有任何需要被传送的数据时，低引脚数介质独立接口RMII10离开闲置(Idle)阶段，接收许可接口CRS_DV转换为一预设的高电位，错误检测接口RX_ER处于一低电位，此时低引脚数介质独立接口RMII10位于一传输许可阶段，介质控制层电路12可接收由实体层电路14经数据接收接口RXD传送来的数据，完成数据传输。当实体层电路14检测到任何错误码(Invalid Code)或其他错误讯息时，错误检测接口RX_ER会跃升至一(预设的)高电位，此时，即使有数据继续自实体层电路14传送而来，这些数据会被介质控制层电路12判断为非正确(Invalid)的数据，此时低引脚数介质独立接口RMII_10位于一检测错误阶段，而介质控制层电路12会拒收由实体层电路14经数据接收接口传送来的数据，数据传输则因此中断，如此一来，错误检测接口RX_ER能提升低引脚数介质独立接口RMII10传输数据的正确率。
然而，在尽量降低引脚数目的前提下，并符合IEEE802.3u所制定的低引脚数介质独立接口RMII10的规格的考虑，若能由上述现行的低引脚数介质独立接口RMII10中再经由适当的设计，再更进一步降低引脚数目，则能够大幅降低相关产品的成本。
发明内容
因此本发明的主要目的在于提供一种新型低引脚数介质独立接口(Integrated RMII)以及利用此整合式低引脚数介质独立接口以传输数据的方法，更进一步的降低所需的接口引脚数，以解决上述问题。
在本发明中，我们以IEEE802.3u所制定的整合式低引脚数介质独立接口RMII的规格为基础，将原先的错误检测接口RX_ER整合入接收许可接口CRS_DV之中，可省却此错误检测接口RX_ER的使用，也因此可降低此低引脚数介质独立接口RMII中所使用的引脚数目。
本发明的目的为提供一种整合式低引脚数介质独立接口(IntegratedReduced Media Independent Interface)，用来连接一介质控制层电路(MACCircuit)以及一实体层电路(PHY Circuit)，该整合式低引脚数介质独立接口在数据传输方面是仅仅由下列几个接口所组成的一数据传送接口(TXD)，用来将数据由该介质控制层电路传送至该实体层电路；一传送许可接口(TX_EN)，用来控制该数据传送接口的运作；一参考时钟接口(REF_CLK)，用来提供一参考时钟(Reference Clock)给该整合式低引脚数介质独立接口；一接收许可接口(CRS_DV)，用来在一检测错误阶段及一闲置(Idle)阶段为一低电位输出，在一传输许可阶段为一高电位输出；以及一数据接收接口(RXD)，用来将数据由该实体层电路传送至该介质控制层电路。当然，与数据传输不相关的部分，该整合式低引脚数介质独立接口可以包含其它的元件，但这方面与本发明无关，将省略不计。
本发明的另一目的为提供一种利用一整合式低引脚数介质独立接口(Reduced RMID以传输数据的方法，该整合式低引脚数介质独立接口是用来连接一介质控制层电路(MAC Circuit)以及一实体层电路(PHY Circuit)，该整合式低引脚数介质独立接口在将数据自实体层电路传输到介质控制电路的部分，仅仅包含有一接收许可接口(CRS_DV)以及一数据接收接口(RXD)，该方法包含有使用该实体层电路在一检测错误阶段及一闲置(Idle)阶段提供一低电位输出至该接收许可接口；使用该实体层电路在一传输许可阶段提供一高电位输出至该接收许可接口；当该接收许可接口为该高电位输出时，使用该介质控制层电路接收由该实体层电路经该数据接收接口传送来的数据；以及当该接收许可接口为该低电位输出时，使用该介质控制层电路拒收(Reject)由该实体层电路经该数据接收接口传送来的数据。
显然地，与已知技术相比较，本发明通过将既有的错误检测接口整合至接收许可接口中，可以让整合后的接收许可接口具有已知错误检测接口与已知接收许可接口二者的功能，进而在不影响低引脚数介质独立接口的功能的前提下，减少低引脚数介质独立接口的引脚数目，进而节省材料成本与降低制造成本。
图1为已知低引脚数介质独立接口RMII的示意图。
图2为图1低引脚数介质独立接口RMII的多个接口运作的时序图。
图3为本发明整合式低引脚数介质独立接口的示意图。
图4为图3整合式低引脚数介质独立接口的多个接口运作的时序图。
附图标号说明10低引脚数介质独立接口RMII12、22介质控制层电路
14、24实体层电路16传送端18接收端20整合式低引脚数介质独立接口具体实施方式
本发明的主要技术特征在于，以IEEE802.3及IEEE802.3u所制定的低引脚数介质独立接口RMII的规格为基础，将既有的错误检测接口RX_ER(特别是其功能)整合纳入接收许可接口CRS_DV之中，如此则省却此错误检测接口RX_ER的使用。请参阅图3，图3为本发明的整合式低引脚数介质独立接口20的示意图。与前述已知技术相较，本发明的整合式低引脚数介质独立接口20同样用来连接一介质控制层电路22(MAC Circuit)以及一实体层电路24(PHY Circuit)，然而，在省却了错误检测接口RX_ER之后，仅包含有一用来将数据由介质控制层电路22传送至实体层电路24的数据传送接口TXD、一用来控制该数据传送接口TXD的运作的传送许可接口TX_EN、一用来提供一参考时钟的参考时钟接口REF_CLK、一接收许可接口CRS_DV、及用来将数据由实体层电路24传送至介质控制层电路22的数据接收接口RXD。与图1实施例相同，参考时钟可由介质控制层电路22或一外部信号产生源(External Source)所产生，以提供数据传送接口TXD、传送许可接口TX_EN、接收许可接口CRS_DV、以及数据接收接口RXD同步(Synchronous)运作的依据。
请同时参阅图4，图4为图3整合式低引脚数介质独立接口20(IntegratedRMII)的多个接口运作的时序图。在实际实施时，数据接收接口RXD实为二元传输线路，分为RXD
、RXD[1]，数据接收接口RXD(RXD
、RXD[1])是在参考时钟的任一时钟周期(Clock Period)内将二比特的数字数据不断由实体层电路24传送至介质控制层电路22，当接收许可接口CRS_DV一开始处于一闲置(Idle)阶段(预设的低电位)时，介质控制层电路22不接收由实体层电路24经数据接收接口RXD传送来的数据。在系统开始运作时，当实体层电路24未检测到该错误码(Invalid Code)或其他错误讯息，且当实体层电路24检测到有任何需要被传送的数据时，整合式低引脚数介质独立接口20离开闲置(Idle)阶段，接收许可接口CRS_DV转换为一预设的高电位，此时整合式低引脚数介质独立接口20位于一传输许可阶段，介质控制层电路22可接收由实体层电路24经数据接收接口RXD传送来的数据，完成数据传输的功能。而值得注意的是，当实体层电路24检测到有任何错误码(InvalidCode)或其他错误讯息时，由于本发明的架构去除了错误检测接口RX_ER的运作，接收许可接口CRS_DV负起警示错误的功能，意即，此时，接收许可接口CRS_DV会立即转换为一(原先预设的)低电位，使得介质控制层电路22会将由数据接收接口RXD传来的数据视为非正确(Invalid)的数据，而拒收这些数据，数据传输则因此中断，此时整合式低引脚数介质独立接口20位于一检测错误阶段，如此一来，数据接收接口RXD则能完全取代原先图1中错误检测接口RX_ER的功能，而同样确保传输数据的正确率。
对照已知图2与本发明图4的时序图即可明显看出前述本发明的技术特征，在图2中的检测错误阶段是由错误检测接口RX_ER提高电位以实现相关功能，而在时域上同一时刻点，若进入检测错误阶段，在图4中所示，本发明整合式低引脚数介质独立接口20即是以将接收许可接口CRS_DV降低电位来实现相关功能，同样达到让介质控制层电路22视传来的数据为非正确(Invalid)的数据并加以拒绝。
简而言之，在图3实体层电路24的控制下，合并图1错误检测接口RX_ER的功能至接收许可接口CRS_DV后，接收许可接口CRS_DV会在检测错误阶段(当实体层电路24检测到一错误码或其他错误讯息)及一原先的闲置(Idle)阶段(系统起始(Reset)、没有待传的数据、或实体层电路24(或介质控制层电路22)未运作的情况下)为一低电位输出，而在一传输许可阶段(当实体层电路24未检测到该错误码或其他错误讯息，且检测到有任何需要被传送的数据时)为一高电位输出，由于IEEE802.3及IEEE802.3u中关于低引脚数介质独立接口(RMII)的规格即定为当接收许可接口CRS_DV为高电位输出时，介质控制层电路22会接收由实体层电路24经该数据接收接口RXD传送来的数据，当接收许可接口CRS_DV为低电位输出时，介质控制层电路22会拒收由实体层电路24经该数据接收接口RXD传送来的数据，如此一来，在任何错误码或错误讯息发生时，无须藉由图1错误检测接口RX_ER的电压跃起以发出警示，而改以接收许可接口CRS_DV的电压降落来达到警示和拒收数据的效果(如图4所示)，如此一来，与已知技术相较，降低了原图1低引脚数介质独立接口RMII10中所需使用的引脚数目，也可精简一应用本发明整合式低引脚数介质独立接口20的乙太网络(Ethernet)的系统资源。
上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种整合式低引脚数介质独立接口，用来连接一介质控制层电路以及一实体层电路，该整合式低引脚数介质独立接口仅包含有一数据传送接口，用来将数据由该介质控制层电路传送至该实体层电路；一传送许可接口，用来控制该数据传送接口的运作；一参考时钟接口，用来提供一参考时钟给该整合式低引脚数介质独立接口；一接收许可接口，用来于一检测错误阶段及一闲置阶段为一低电位输出，在一传输许可阶段为一高电位输出；以及一数据接收接口，用来将数据由该实体层电路传送至该介质控制层电路。
2.如权利要求1所述的整合式低引脚数介质独立接口，其中当该接收许可接口为该高电位输出时，该介质控制层电路接收由该实体层电路经该数据接收接口传送来的数据；当该接收许可接口为该低电位输出时，该介质控制层电路不接收由该实体层电路经该数据接收接口传送来的数据。
3.如权利要求1所述的整合式低引脚数介质独立接口，其中当该实体层电路检测到一错误码或其他错误讯息时，该整合式低引脚数介质独立接口是位于该检测错误阶段。
4.如权利要求3所述的整合式低引脚数介质独立接口，其中当该实体层电路未检测到该错误码或其他错误讯息，且当该实体层电路检测到有任何需要被传送的数据时，该整合式低引脚数介质独立接口是位于该传输许可阶段。
5.如权利要求1所述的整合式低引脚数介质独立接口，其中当该接收许可接口为该高电位输出时，该数据接收接口是在该参考时钟的任一时钟周期内将二比特的数字数据由该实体层电路传送至该介质控制层电路。
6.如权利要求1所述的整合式低引脚数介质独立接口，其中该参考时钟是由该介质控制层电路或一外部信号产生源所产生。
7.如权利要求6所述的整合式低引脚数介质独立接口，其中该数据传送接口、该传送许可接口、该接收许可接口、以及该数据接收接口的运作是同步于该参考时钟。
8.如权利要求1所述的整合式低引脚数介质独立接口，其是应用于一乙太网络中。
9.如权利要求1所述的整合式低引脚数介质独立接口，其是符合IEEE802.3及IEEE802.3u中关于低引脚数介质独立接口的规定。
10.一种利用一整合式低引脚数介质独立接口以传输数据的方法，该整合式低引脚数介质独立接口是用来连接一介质控制层电路以及一实体层电路，该整合式低引脚数介质独立接口包是仅仅使用一接收许可接口以及一数据接收接口来将数据数据自该实体层电路传输至该介质控制电路，该方法包含有使用该实体层电路在一检测错误阶段及一闲置阶段提供一低电位输出至该接收许可接口；使用该实体层电路在一传输许可阶段提供一高电位输出至该接收许可接口；当该接收许可接口为该高电位输出时，使用该介质控制层电路接收由该实体层电路经该数据接收接口传送来的数据；以及当该接收许可接口为该低电位输出时，使用该介质控制层电路拒收由该实体层电路经该数据接收接口传送来的数据。
11.如权利要求10所述的方法，其中当该实体层电路检测到一错误码或其他错误讯息时，该整合式低引脚数介质独立接口是位于该检测错误阶段。
12.如权利要求11所述的方法，其中当该实体层电路未检测到该错误码或其他错误讯息，且当该实体层电路检测到有任何需要被传送的数据时，该整合式低引脚数介质独立接口是位于该传输许可阶段。
13.如权利要求10所述的方法，其中该整合式低引脚数介质独立接口另包含有一参考时钟接口，该方法还包含有使用该介质控制层电路或一外部信号产生源产生一参考时钟至该参考时钟接口。
14.如权利要求13所述的方法，其中当该接收许可接口为该高电位输出时，该数据接收接口是在该参考时钟的任一时钟周期内将二比特的数字数据由该实体层电路传送至该介质控制层电路。
15.如权利要求14所述的方法，其中该接收许可接口以及该数据接收接口的运作是同步于该参考时钟。
16.如权利要求10所述的方法，其中该整合式低引脚数介质独立接口是应用于一乙太网络中。
17.如权利要求10所述的方法，其中该整合式低引脚数介质独立接口是符合IEEE802.3及IEEE802.3u中关于低引脚数介质独立接口的规定。
全文摘要
一种整合式低引脚数介质独立运接口及相关作方法，该整合式低引脚数介质独立接口用来连接一介质控制层电路以及一实体层电路(PHY Circuit)，仅包含一数据传送接口TXD、一传送许可接口TX_EN、一参考时钟接口REF_CLK、一接收许可接口CRS_DV、及一数据接收接口RXD。接收许可接口CRS_DV于一检测错误阶段及一闲置阶段为一低电位输出，于一传输许可阶段为一高电位输出，而当该接收许可接口CRS_DV为低电位输出时，由该实体层电路经该数据接收接口RXD传送的数据将被该介质控制层电路所拒收，当该接收许可接口CRS_DV为高电位输出时，传送的数据将为该介质控制层电路所接收。
文档编号H04L12/28GK1450764SQ0313127
公开日2003年10月22日 申请日期2003年5月12日 优先权日2003年5月12日
发明者宋大成 申请人:威盛电子股份有限公司