专利名称：带有似然加权的迭代解码的制作方法
技术领域：
本发明涉及解码器设备及其解码方法，更具体地，涉及turbo解码器设备及方法。
背景技术：
在最近几十年间，数字通信的使用得到急性的增长，已开发和部署大量数字通信系统。例如，第一代模拟蜂窝式通信系统现已被诸如全球移动通信系统(GSM)等第二代数字蜂窝式通信系统所替代。
目前，正在部署第三代蜂窝式通信系统，例如通用移动电信系统(UMTS)。在UMTS中，必须在大量用户设备与服务之间共享可获得的频率资源。在UMTS中，将可获得的频率资源划分为一或多个具有5MHz带宽的宽带信道。典型地，一个宽带频率信道用于所有小区中的上行链路，另一不同的宽带频率信道用于下行链路。在此情形中，通过使用扩频技术来获得小区之间的分离，其中向每一小区分配一小区专用长用户扩展码字。
在这些系统中，要发送的信号乘以扩展码字，该扩展码字的码片率典型地远远大于信号的数据率。结果，窄带信号扩展到宽带频率信道上。在接收器中，接收的信号乘以相同的扩展码字，从而导致重新生成原窄带信号。然而，来自其它小区的具有不同的扩展码字的信号没有为接收器中的相乘所解扩，保持为宽带信号。因此，通过滤波解扩窄带信号，可去除来自这些信号的大部分干扰，其后可接收该窄带信号。
通过使用扩频技术，也获得同一小区的移动站之间的分离。要发送的信号乘以用户专用码字。类似地，接收器将接收的信号乘以用户专用码字，从而恢复原先发送的信号，而不解扩来自任何其它移动站的信号。这样，通过滤波可有效地减小来自所有其它移动站的干扰，无论其在同一(小区)或不同小区内。
采用的扩频技术的一个后果是不能通过滤波去除落在窄带信号的带宽之内的干扰信号量，从而将减小接收的信号的信扰比。结果，极端重要的是，优化移动站之间的干扰，以最大化系统容量。来自不想要的移动站的干扰的减小等于扩展信号的带宽与窄带解扩信号之间的比率，等价于发送的信号的码片率与符号率之间的比率。该比率称为处理增益。该技术称为码分多址(CDMA)，并且CDMA，特别是UMTS的宽带CDMA(WCDMA)模式的进一步描述可在‘WCDMA for UMTS’，Harri Holma(editor)，Antti Toskala(Editor)，Wiley & Sons，2001，ISBN0471486876中找到。
为了在存在噪声与干扰的情况下有效率地通信，UMTS如大多数其它数字通信系统那样，提供差错纠正编码与解码。这样，要发送的信息符号由发送器中的差错纠正码编码，而接收的信号在接收器中使用适宜的解码器解码。已知许多不同的差错纠正码与解码技术，包括，比如说，分组码与卷积码。特别地，后者广泛应用在蜂窝式通信系统中，这是因为其具有高性能，并且在蜂窝式通信系统中经常遇到的不利的无线状况中提供高度的鲁棒性。用于解码卷积码的解码器技术的示例包括Viterbi解码与Turbo解码。
UMTS被发展以提供高数据率与大量不同服务。与第二代系统相反，为了有效率地传输高数据率，UMTS技术规范的版本5允许为某些服务使用超过四星座点的高阶符号。当同一符号能量的不同星座点之间的欧几里得距离随星座点数目的增加而减小时，高阶符号的未编码差错率增加。优选地，该效应通过使用改善的差错纠正编码得到补偿，因此，施加到信息数据的差错编码的性能变得越来越重要。
结果，UMTS(版本5)规定使用高效率的码，特别是使用Turbo解码。然而，这些码比较复杂，并且复杂性因高阶符号而增加。另外，由于高阶符号中包括的其它比特的值的解码过程中的不确定性，给定比特的差错概率增加。进一步地，尽管turbo码的传统实现提供高性能，其未达到误比特率的理论低限。而且，传统turbo编码器假定噪声对于符号是独立的，这不适用于多级字母表的情形。
另外，差错纠正编码与解码的性能中的任何改善将不仅提供获得的误比特率中的改善，而且还可能允许更低的发送功率。对于蜂窝式通信系统，这可导致减小干扰，并最终改善通信系统的容量。
结果，性能的改善和/或差错纠正系统的复杂性的减小将是高度有利的。
发明内容
相应地，本发明寻求单独地或以任何组合来减轻、缓和或消除一或多个上面提到的缺点。
相应地，提供解码器设备，其包括似然估计器，其用于生成数据序列的多比特符号的比特值序列的比特值似然估计序列；第一解码器组件，其用于生成第一解码数据序列，以响应比特值似然估计；加权处理器，其用于生成加权补偿数据序列，以响应第一解码数据序列，以及第一解码数据序列的数据的可靠度；并且其中似然估计器可被操作以修改比特值似然估计序列，以响应加权补偿数据。
通过从第一解码数据序列修改比特值似然估计，改善了解码器性能。具体地，第一解码数据序列可用于修改比特值似然估计，使得正确解码的概率高的解码比特修改比特值似然估计，以反映该比特值增加的概率。特别地，修改比特值似然估计可反映解码数据决策的反馈，从而为解码器引入决策反馈。具体地，可通过使用第一解码数据序列来修改给定比特的比特值似然估计，以协助确定高阶数据符号的其它比特的比特值。解码过程的性能的改善可具体地表示为解码数据序列的减小的数据差错。
似然估计器可以是分立的实体，也可以是第一解码器组件的组成部分。这样，比特值似然估计可独立于解码过程而生成，也可以作为解码过程的组成部分，例如与基于格架(trellis)的解码器的分支度量的偏差相关联。
性能改善提供了减小的解码差错率、减小的必需发送功率、减小的干扰和/或增加的通信系统容量等额外优点。
遵照本发明的第一特性，第一解码器组件为最大后验(MAP)解码器。该解码器适宜于实现解码器设备，并且与先前描述的特性组合，提供很高的性能以及低误比特率。
遵照本发明的另一特性，第一解码器组件为软输出Viterbi算法(SOVA)解码器。该解码器适宜于实现解码器设备，并且与先前描述的特性组合，提供很高的性能以及低误比特率。
遵照本发明的另一特性，第一解码数据序列包括与第一解码数据序列的数据的可靠度相关联的数据值。有利地，在第一解码数据序列中包括数据值与正确解码决策的概率的度量两者的有效表示。具体地，软决策数据值可用于指示数据值与可靠度两者。
遵照本发明的另一特性，数据序列包括未编码信息数据序列，通过编码信息数据序列的数据生成的第一编码序列，通过编码信息数据序列的交织的数据生成的第二编码序列；且第一解码器可被操作以生成第一解码序列，以响应信息数据序列与第一编码序列的比特值似然估计；所述解码器设备进一步包括交织器，其连接到第一解码器组件的输出；第二解码器组件，其连接到交织器，并且可被操作以生成第二解码序列，以响应信息序列与第二编码序列的比特值似然估计。可通过使用第二解码器来获得改善的性能，从而潜在地减小差错率、发送功率、干扰和/或增加通信系统的容量。
遵照本发明的另一特性，第二解码器组件为最大后验(MAP)解码器。该解码器适宜于实现解码器设备，并且与其它特性组合，提供很高的性能以及低误比特率。
遵照本发明的另一特性，第二解码器组件为软输出Viterbi算法(SOVA)解码器。该解码器适宜于实现解码器设备，并且与其它特性组合，提供很高的性能以及低误比特率。
遵照本发明的另一特性，第二解码器可被操作以进一步生成第二解码数据系列，以响应第一解码数据序列。这样，第一解码器的解码数据可用于改善第二解码器中的解码，从而进一步改善第二解码器的解码性能。
遵照本发明的另一特性，解码器设备进一步包括解交织器，其连接到第二解码器组件的输出与第一解码器组件的输入之间，并且其中第一解码器组件可被操作以进一步生成第一解码数据序列，以响应第二解码数据序列。这样，第二解码器的解码数据可用于改善第一解码器中的解码，从而进一步改善第一解码器的解码性能。这样，第一与第二解码器可迭代地互操作，以提供改善的总的解码器性能。
遵照本发明的另一特性，解码器设备为turbo解码器设备。该解码器适宜于实现解码器设备，并提供很高的性能以及低误比特率。
遵照本发明的另一特性，加权处理器可被操作以便为信息数据序列生成加权补偿数据，以响应第一解码数据序列以及第一解码数据序列的数据的可靠度。有利地，这允许改善比特值似然估计，特别是对于信息数据而言，以响应第一解码数据序列，并且可能仅响应第一解码数据序列。具体地，仅可修改数据序列的信息位的比特值似然估计。
遵照本发明的另一特性，加权处理器可被操作以便为第一编码数据序列生成加权补偿数据，以响应第一解码数据序列以及第一解码数据序列的数据的可靠度。这样，可通过改善第一编码序列的比特值似然估计来改善性能。特别地，第一解码数据序列可包括数据值以及第一编码数据的可靠度，并且具体地，这可用于修改第一编码数据的比特的比特值似然估计。
遵照本发明的另一特性，第一解码数据序列包括对应于第一编码数据序列的解码数据。这允许这样的优点，即使用通过解码第一编码数据获得的信息来改善比特值似然估计。
遵照本发明的另一特性，加权处理器可被操作以便为信息数据序列生成加权补偿数据，以响应第二解码数据序列以及第二解码数据序列的数据的可靠度。有利地，这允许改善比特值似然估计，特别是对于信息数据而言，以响应第二解码数据序列，并且可能仅响应第二解码数据序列。具体地，仅可修改数据序列的信息位的比特值似然估计。
遵照本发明的另一特性，加权处理器可被操作以便为第二编码数据序列生成加权补偿数据，以响应第二解码数据序列以及第二解码数据序列的数据的可靠度。这样，可通过改善第二编码序列的比特值似然估计来改善性能。特别地，第二解码数据序列可包括数据值以及第二编码数据的可靠度，并且具体地，这可用于修改第二编码数据的比特的比特值似然估计。额外地，可以为第一编码数据序列生成加权补偿数据，以响应第二解码数据序列以及第二解码数据序列的数据的可靠度。
遵照本发明的另一特性，第二解码数据序列包括对应于第二编码数据序列的解码数据。这允许这样的优点，即使用通过解码第二编码数据获得的信息来改善比特值似然估计，从而导致改善的解码器性能。
遵照本发明的另一特性，第二解码数据序列包括与第二解码数据序列的数据的可靠度相关联的数据值。有利地，在第二解码数据序列中包括数据值与正确解码决策的概率的度量两者的有效表示。具体地，软决策数据值可用于指示数据值与可靠度两者。
遵照本发明的另一特性，解码器设备可被操作以迭代解码操作。这样，可使用改善的比特值似然估计来提供改善的第一解码数据序列，这可用于提供改善的比特值似然估计，其又可用于提供改善的第一解码数据序列，等等。特别地，如果解码器设备包括两个解码器，一个解码器的解码数据序列可用在另一解码器中，以改善该处理器的解码性能，依此类推。这样，可获得解码器设备性能的显著改善。
遵照本发明的另一特性，加权处理器可被操作以对加权补偿数据的每一比特进行加权，以响应该比特为给定值的似然度。这允许修改要加权的比特值似然估计，以响应决策的可靠度。这样，这允许响应决策概率的决策反馈，从而显著地减小了错误的或有害的反馈的概率。优选地，这允许要加权的每一比特的反馈影响，其遵照解码决策的确定度。这提供显著改善的性能。
遵照本发明的另一特性，似然估计器可被操作以修改比特值序列的比特的比特值似然估计，以响应加权补偿数据。优选地，可分别修改每一比特，以响应该比特和/或相应符号的其它数据比特的正确解码决策的概率。
遵照本发明的另一特性，加权处理器可被操作，以便在对应于该比特的解码数据的可靠度超过门限值时，将加权补偿数据序列的比特的值设置为硬决策比特值。由于减小了反馈的复杂性，这允许有效率地实现本方法。进一步地，可改善解码器性能。
遵照本发明的另一特性，加权处理器可被操作，以便在对应于该比特的解码数据的可靠度低于门限值时，将加权补偿数据序列的比特的值设置为空值。有利地，似然处理器可被操作以不修改与具有空值的加权补偿值的比特相对应的比特的比特值似然估计。这减小了错误的解码决策影响比特值似然估计的似然度，从而减小了与之相关联的性能恶化。结果，该特性允许改善解码器设备的性能。
遵照本发明的另一特性，比特值似然估计是比特具有第一值与第二值的概率之间的对数似然比。这允许解码器设备的适宜的、低复杂度的实现，同时允许高性能。
遵照本发明的第二方面，提供一种解码方法，其包括重复以下步骤生成数据序列的多比特符号的比特值序列的比特值似然估计序列；生成第一解码数据序列，以响应比特值似然估计；生成加权补偿数据序列，以响应第一解码数据序列以及第一解码数据序列的数据的可靠度；以及修改比特值似然估计序列，以响应加权补偿数据。
下面将参照绘图仅通过示例的方式来描述本发明的实施例，其中图1是解码器设备，其遵照本发明的实施例；和图2是具有两个解码器组件的解码器设备的图示，其遵照本发明的实施例。
具体实施例方式
图1是解码器设备100，其遵照本发明的实施例。
解码器设备100包括似然估计器101，其接收包括要解码的数据的数据序列。似然估计器为数据序列的比特值生成比特值似然估计。特别地，在优选实施例中，似然估计器生成对数似然比，其表示比特具有两个可能的比特值的相对概率。一开始，该似然估计是基于与该比特的符号相对应的接收的样本。
这样，比特值似然估计可以由(下面的公式)确定LLR(pk)=lnp(pk=1|uk)p(pk=0|uk)]]>其中LLR表示对数似然比，pk为当前比特，且uk为接收的数据符号。
下面，对于在加性高斯白噪声(AWGN)信道上传输的高阶符号(例如正交幅度调制(QAM)符号或相移键控(PSK))的情形，通过示例的方式来阐释似然估计器101的LLR生成。
例如，将4比特映射到一个16-QAM符号，其中标注为i1与i2的2比特映射到符号的实部sI＝2i1+i2，而标注为q1与q2的另2比特映射到符号的虚部sQ＝2q1+q2，其中每一比特取值为1或-1。结果，一个符号可表示为s＝sI+jsQ。
在一符号间隔内接收的信号可写为r＝s+n＝(sI+jsQ)+(nI+jnQ)其中n为复高斯白噪声。r的概率密度函数(pdf)为p(r)=12πσIσQexp(-(r-sI)22σI2-(r-sQ)22σQ2)]]>
其中σI2=σQ2=E(nI2)=E(nQ2)]]>表示高斯噪声的能量。sI与sQ的对数似然函数可表示为LL＝-(r-sI)2-(r-sQ)2结果，比特的对数似然比LLR可以由下面的公式确定LLR(bk)=lnLL(bk=1)LL(bk=-1)]]>=maxbk∈SI{-(r-sI)2-(r-sQ)2}-maxbk∈S-1{-(r-sI)2-(r-sI)2}]]>=maxbk∈SI{2rsI-sI2+2rsQ-sQ2}-maxbk∈S-1{2rsI-sI2+2rsQ-sQ2}]]>其中S1与S-1是分别对应于bk＝1与-1的(sIsQ)集，并且bk表示对应于符号的任何一比特。
例如，在16QAM的情形中sI＝-3，-1，1，3 for(i1，i2)＝(-1，-1)，(-1，1)，(1，-1)，(1，1)sQ＝-3，-1，1，3 for(q1，q2)＝(-1，-1)，(-1，1)，(1，-1)，(1，1)i1＝1的对数似然函数从由对应于sI＞0的{2rsI-sI2+2rsQ-sQ2}]]>确定的8个值中选择。类似地，i1＝-1的对数似然函数是对应于sI＜＝0的8个符号的{2rsI-sI2+2rsQ-sQ2}]]>确定的8个值中的最大者。
解码器设备进一步包括第一解码器组件103，其用于生成第一解码数据序列，以响应比特值似然估计。尽管似然估计器被显示为与第一解码器组件分离，其可以是解码器设备的这个与其它解码器组件的组成部分。特别地，在一些实施例中，似然估计器可生成比特值似然估计，其用于基于格架(trellis)的解码器中的分支度量。
在优选实施例中，使用卷积编码过程发送接收的数据序列，且第一解码器组件103为最大后验概率(MAP)解码器，其可被操作，以便基于由似然估计器101确定的推导的对数似然比，解码卷积编码的信号。特别地，MAP解码器可以是对数MAP或最大对数MAP解码器。对数MAP解码器的特征在于这样的按符号解码过程，其中通过考虑以对数单位表示的似然比的乘积与和，最大化正确符号决策的似然度。最大对数MAP解码器的特征在于这样的按符号解码过程，其中通过考虑以对数单位表示的似然比的乘积与和的近似值，增加正确符号决策的似然度。
作为可供选择的另一替代方案，第一解码器组件为软输出Viterbi算法(SOVA)解码器。SOVA解码器的特征在于这样的按符号解码过程，其中通过考虑一组经过码字格架的候选路径的对数似然比的和，增加正确符号决策的似然度。
优选实施例中的第一解码器组件103生成解码数据序列，其不仅表示比特值的解码估计，也(表示)该估计的可靠度的指示。在优选实施例中，第一解码器组件103生成软决策输出，其中比特值的量度指示正确比特值的概率。特别地，第一解码器组件103的输出生成解码数据值，其自身为对数似然比。这样，解码数据序列包括与解码数据序列的数据的可靠度相关联的数据值。
解码器设备100进一步包括加权处理器105，其连接到第一解码器组件103的输出与似然估计器101。加权处理器105可被操作以生成加权补偿数据序列，以响应第一解码器组件103的解码数据序列以及解码数据序列的数据的可靠度。在优选实施例中，补偿数据序列的每一比特遵照解码数据序列的相应比特的可靠度进行缩放，使得引入的补偿对于已知具有高可靠度的解码数据而言更为显著。
特别地，加权处理器105可被操作，以便在对应于该比特的解码数据的可靠度超过门限值时，将加权补偿数据序列的比特的值设置为硬决策比特值，并且在对应于该比特的解码数据的可靠度低于门限值时，将加权补偿数据序列的比特的值设置为空值。这样，对于每一比特，加权处理器105估计解码的比特值的可靠度。如果可靠度超过该门限值，其将补偿数据的相应比特设置为硬决策解码比特值。如果其低于门限值，将补偿数据的相应比特设置为空值，特别地，该空值可以是不指示与解码比特值相关的任何信息的值。
似然估计器101连接到加权处理器105，并且可被操作以修改比特值似然估计序列，以响应加权补偿数据。这样，在第一解码器组件103在比特值似然估计的基础上生成解码序列之后，使用解码数据序列来修改比特值似然估计，以改善推导出的比特值似然估计。第一解码器组件103其后基于改善的比特值似然估计，重复解码过程，从而生成改善的解码序列。此外，可使用该序列来生成改善的比特值似然估计，因此，可将过程重复要求的或合意的次数。特别地，可将过程重复预先确定的次数，或者直到解码数据序列达到给定的可靠度。
在优选实施例中，比特值似然估计的修改包括使用任何与硬决策相对应的加权补偿数据比特，以缩小进行最大化的星座点的数目。特别地，如果加权处理器105将特定符号的所有其它比特设置为其对应的硬决策值，不要求最大化来为高阶符号推导对数似然比。这减小了基于对其它比特值的错误假设确定对数似然比的概率，从而导致改善的性能。由于不要求在所有可能的星座点上进行最大化，这进一步减小复杂度。作为特定示例，如果给定符号的所有其他比特值均为其硬决策解码数据值(即具有高概率)，可直接计算对数似然值。例如，给定i2＝1，q1＝-1，q2＝1，则i1＝1的对数似然值为LL(i1＝1)＝2r3-32-2r-1＝4r-10.
类似地，LL(i1＝-1)＝-2r-1-2r-1＝-4r-2这样，可以按下面的公式直接地计算对数似然比LLR(i1)＝LL(i1＝1)-LL(i1＝-1)＝8r-8.
在其它实施例中，可进行其它以及潜在地更复杂的修改。例如，给定比特的推导的比特值似然估计(例如对数似然比)可直接地偏置(bias)到该比特的解码比特值的方向。可确定偏置的程度，以响应解码比特值的可靠度。在此情形中，加权补偿数据可表示要施加到比特值似然估计的偏置。
在下面，将描述一实施例的示例，其中解码器设备包括turbo解码器。传统turbo解码器的进一步描述可在“Comparative Study of TurboDecoding TechniquesAn Overview”，by J.P.Woodard and L.Hanzo，IEEE Transactions on Vehicular Technology，Vol.49 No 6，November2000中找到。
图2是具有两个解码器组件201、203的解码器设备200的图示，其遵照本发明的实施例。与图1的解码器设备100类似，图2的解码器设备200包括似然估计器205，还包括第一解码器组件201，其优选地为MAP或SOVA解码器组件，还包括加权处理器207。进一步地，解码器设备200包括交织器209，其连接到第一解码器组件201的输出，以及第二解码器组件203，其连接到交织器209。第二解码器组件203可被操作以生成第二解码数据序列，以响应由似然估计器205或者第一解码器组件201生成并由交织器209交织的比特值似然估计。
在此实施例中，接收的信号包括遵照Turbo编码方案编码的数据。这样，数据序列包括未编码的信息数据序列，通过编码信息数据序列的数据生成的第一编码序列，以及通过编码信息数据序列的交织的数据生成的第二编码序列。
在所述实施例中，第一解码器201可被操作以生成第一解码序列，以响应信息数据序列与第一编码序列的比特值似然估计。第二解码器203可被操作以生成第二解码数据序列，以响应信息序列与第二编码序列的比特值似然估计。优选地，第二解码器可使用由似然估计器205或由第一解码器201(作为第一解码数据序列)推导出的信息数据序列的比特值似然估计。这样，第二解码器203可被操作以生成第二解码数据序列，以响应第一解码数据序列。以这种方式，可获得解码性能的显著改善。
解码器设备200进一步包括解交织器211，其连接到第二解码器组件203的输出与第一解码器组件201的输入之间。第一解码器组件201优选地能够生成第一解码数据序列，以响应由似然估计器205或由第二解码器组件203(作为第二解码数据序列)推导出的比特值似然估计。交织器209与解交织器211补偿作为turbo编码的一部分的第一编码序列与第二编码序列之间的数据的交织。
这样，该结构提供迭代的解码过程，其中改善的比特值似然估计通过解码得到持续改善，并且其后在另一解码过程中使用这些改善的比特值似然估计，从而生成甚至进一步改善的解码数据。
与图1的解码设备相类似，加权处理器207生成加权补偿数据，以响应解码数据。特别地，加权处理器207可被操作以对加权补偿数据的每一比特进行加权，以响应该比特为给定值的似然度。其后，使用加权补偿数据来改善比特值似然估计，从而改善解码性能，并且潜在地减小解码过程的复杂度。这样，似然估计器205可被操作以修改比特值序列的比特的比特值似然估计，以响应加权补偿数据。
加权处理器207可被操作以便为信息数据序列生成加权补偿数据。可生成该加权补偿数据以响应第一解码数据序列以及第一解码数据序列的数据的可靠度。作为可供选择的另一替代方案，或者额外地，可生成其以响应第二解码数据序列以及第二解码数据序列的数据的可靠度。在所述实施例中，第一与第二解码数据序列包括解码信息数据序列。然而，优选地，第一与第二解码数据序列额外地包括分别与第一编码数据序列相对应的解码数据以及与第二编码数据序列相对应的解码数据。这样，第一与第二编码数据序列不仅用作第一与第二解码器组件的解码过程的辅助数据值，并且其自身被解码并用在加权补偿数据的生成中。
进一步地，优选地，加权处理器207在所述实施例中可被操作，以便不仅为信息数据序列生成加权补偿数据，而且为第一编码数据序列(生成加权补偿数据)，以响应第一解码数据序列以及第一解码数据序列的数据的可靠度，并且为第二编码数据序列(生成加权补偿数据)，以响应第二解码数据序列以及第二解码数据序列的数据的可靠度。
这样，遵照不同实施例，来自第一解码器组件201或第二解码器组件203或两者的解码数据可用来生成加权补偿数据。进一步地，对于这些解码器组件201、203中的每一个，解码信息序列或者编码数据序列的解码数据或者两者可用来生成加权补偿数据。然而，优选地，使用来自解码器组件201、203两者的所有解码数据，以便优化解码性能。
进一步地，加权补偿数据可用来修改接收的数据序列的信息数据，接收的数据序列的第一编码数据序列和/或接收的数据的第二编码数据序列。然而，优选地，加权补偿数据施行到接收的数据序列的所有数据。
下面将更详细地描述图2的解码器设备的实施例，其特别适宜于第三代通信系统，例如UMTS。
对于UMTS通信系统，已为某些场景与服务规定turbo编码方案。为此目的的turbo编码器包括并行连接两个递归系统卷积(RSC)编码器，其间为交织器。通过复用信息位b＝{b1，b2，…，bN}，称为奇偶校验位的第一与第二编码数据序列p1＝{p11，p12，…，p1N}与p2＝{p21，p22，…，p2N}，形成turbo编码器的输出。(为标注方便起见，忽略每一帧的尾部比特)turbo解码器基本地包括两个元素解码器，例如图2的第一与第二解码器组件201、203，其对应于发送器中的两个RSC编码器。接收的样本(以yk表示)解复用为xks，xkp1和xkp2，其分别表示系统比特bk、奇偶校验位p1，k与p2，k。在此实施例中的解码器组件为MAP解码器组件，对于给定接收的序列，其最小化信息位差错的概率，并且对于给定接收的序列，也提供信息位为1或0的概率。在每一解码器组件的解码流程期间，可按下面的公式计算每一信息位的对数似然比(LLR)LLR(bk)=lnΣ(m,n)∈B1αk-1(n)γk(n,m)βk(m)Σ(m,n)∈B0αk-1(n)γk(n,m)βk(m)]]>其中γk(n，m)称为分支度量，表示对于给定当前接收的样本uk，从时间k-1的状态n到时间k的状态m的转移似然度，这里uk表示一对(xks，xkp.)。αk-1(m)为对于接收的序列{u1，...，uk-1}，在时间k-1处于状态m的似然度，而βk(m)表示在时间k从状态m生成接收的序列{uk+1，…，uN}的似然度。量αk(m)可表示为αk-1(m)与γk(n，m)的函数，并且可通过前向递归计算αk(m)=Σn=0M-1αk-1(n)γk(n,m)m=0,...,M-1]]>其中M为状态的数目。从βk+1(n)与γk(n，m)计算βk(n)的反向递归为βk(n)=Σm=0M-1βk+1(m)γk(n,m)n=0,...,M-1]]>bk的LLR的分子通过在集合B1上相加进行计算，B1表示对应于bk＝1的所有转移。类似地，bk的LLR的分母在集合B0上进行计算，其中所有转移给定bk等于0。
这样，通过在对应于给定比特值的所有可能的状态转移上对给定先前接收的样本处于先前状态的概率，给定当前接收的样本从先前状态转移到下一状态的概率，以及从处于下一状态接收未来接收的样本的概率的乘积进行相加，确定每一比特的LLR。
在实践中，不能保证比特的真实LLR，这是因为不能确知信道符号中的其它比特的真实值。相应地，在当前实施例中，与传统方法相比，使用以简单的方式从turbo解码器递归中获得的决策反馈来改善LLR的估计。
明显地，如果基于错误的反馈比特计算LLR，总的性能可能比传统turbo解码器更糟。幸运的是，在turbo解码中，知道与每一估计比特相关联的可靠度。因此，所述实施例利用基于解码器组件中的一个或全部的软决策(LLR输出)的部分决策反馈。换言之，仅使用具有高可靠度的硬决策比特来精炼LLR计算。反馈比特由下面的公式确定bk=1LLR(bk)≥T-1LLR(bk)<-T0Other wise]]>其中T为预先设置的门限值。bk＝0表示该比特未知。应对与该比特相关联的所有可能的组合进行LLR确定中的最大化。例如，在16QAM的情形中，一个未知比特要求在两个信道符号上进行最大化；两个未知比特要求确定信号星座中的4个点中的最大值；而3个未知比特退化到传统的LLR计算流程。模拟结果指示部分决策反馈对于性能改善是关键性的。
众所周知，传统的turbo解码器仅计算信息位。然而，通过对包括信息位和奇偶校验位在内的所有码比特使用部分决策反馈，可以获得改善的性能。
奇偶校验位可以通过对解码信息位的重新编码而重新生成。然而，这可引入额外的延迟，这可能使得部分决策反馈不切实际。由于作为turbo码的元素编码器的递归卷积编码器的无限冲激响应，这也可能导致高的误比特率。例如，解码信息位中的一个差错可导致重新编码的比特中的多个差错。因此，优选地，修改传统的turbo解码器，使得以可以忽略的计算恢复所有奇偶校验位。
除了为信息位计算LLR之外，遵照所述实施例的修改的turbo解码器为奇偶校验位计算LLR。遵照MAP标准，给定接收的样本u＝{u1，...，uN}，奇偶校验位pk的LLR可写为LLR(pk)=lnp(pk=1|u)p(pk=0|u)=lnp(pk=1,u)p(pk=0,u)]]>其中p(.)表示概率。遵循与信息位同样的流程，这给出LLR(pk)=lnΣ(m,n)∈P1αk-1(n)γk(n,m)βk(m)Σ(m,n)∈P0αk-1(n)γk(n,m)βk(m)]]>其中P1与P0分别具有同P1与P0相类似的含义。在turbo解码中，主要的计算与内存是用于确定γk(n，m)、αk-1(m)与βk(m)。一旦为信息位获得它们，确定奇偶校验位的LLR仅需要相对少的计算。在对数MAP算法中，将每一加法替换为max*，其定义为max*(a，b)＝max(a，b)+ln(1+exp(-|a-b|))。
申请人已进行仿真以阐释可能获得的优点的示例。该特定模拟与具有用于AWGN信道上的16QAM调制的部分决策反馈的turbo解码器相关。使用约束长度K＝4，码率1/3的3GPP turbo码规范。码块长度为5000信息位。在turbo解码中使用12次迭代。使用门限值2来确定硬决策反馈比特。仿真显示对于此特定示例，获得了超过0.5dB的性能增益。
本发明可以以任何适宜的形式实现，包括硬件、软件、固件或其任何组合。然而，优选地，本发明实现为运行在一或多个数据处理器和/或数字信号处理器上的计算机软件。本发明的实施例的组件与部件可以以任何适宜的方式物理地、功能地和逻辑地实现。确实，所述功能可实现在单个单元、多个单元中，或作为其它功能单元的部分来实现。这样，本发明可以在单个单元中实现，或者在不同的单元与处理器之间物理地或功能地分布。
尽管联系优选实施例描述本发明，本发明无意被限制为这里设定的特定形式。相反地，本发明的范围仅受所附权利要求书限制。
权利要求
1.一种解码器设备，其包括似然估计器，其用于生成数据序列的多比特符号的比特值序列的比特值似然估计序列；第一解码器组件，其用于生成第一解码数据序列，以响应所述比特值似然估计；加权处理器，其用于生成加权补偿数据序列，以响应所述第一解码数据序列，以及所述第一解码数据序列的所述数据的可靠度；并且其中所述似然估计器可被操作以修改所述比特值似然估计序列，以响应所述加权补偿数据。
2.如权利要求1所述的解码器设备，其中所述第一解码器组件为最大后验概率(MAP)解码器。
3.如权利要求1所述的解码器设备，其中所述第一解码器组件为软输出Viterbi算法(SOVA)解码器。
4.如权利要求1到3中的任何一个所述的解码器设备，其中所述第一解码数据序列包括与所述第一解码数据序列的所述数据的可靠度相关联的数据值。
5.如权利要求1到4中的任何一个所述的解码器设备，其中所述数据序列包括未编码信息数据序列，通过编码所述信息数据序列的数据生成的第一编码序列，通过编码所述信息数据序列的交织的数据生成的第二编码序列；其中所述第一解码器可被操作以生成所述第一解码序列，以响应所述信息数据序列与所述第一编码序列的比特值似然估计；所述解码器设备进一步包括交织器，其连接到所述第一解码器组件的所述输出；第二解码器组件，其连接到所述交织器，并且可被操作以生成第二解码数据序列，以响应所述信息序列与所述第二编码序列的比特值似然估计。
6.如权利要求5所述的解码器设备，其中所述第二解码器组件为最大后验概率(MAP)解码器。
7.如权利要求5所述的解码器设备，其中所述第二解码器组件为软输出Viterbi算法(SOVA)解码器。
8.如权利要求5到7所述的解码器设备，其中所述第二解码器可被操作以进一步生成所述第二解码数据序列，以响应所述第一解码数据序列。
9.如权利要求5到8中的任何一个所述的解码器设备，其中所述解码器设备进一步包括解交织器，其连接到所述第二解码器组件的所述输出与所述第一解码器组件的所述输入之间，并且其中所述第一解码器组件可被操作以进一步生成所述第一解码数据序列，以响应所述第二解码数据序列。
10.如权利要求9所述的解码器设备，其中所述解码器设备为turbo解码器设备。
11.如权利要求5到10中的任何一个所述的解码器设备，其中所述加权处理器可被操作以便为所述信息数据序列生成加权补偿数据，以响应所述第一解码数据序列以及所述第一解码数据序列的所述数据的可靠度。
12.如权利要求5到11中的任何一个所述的解码器设备，其中所述加权处理器可被操作以便为所述第一编码数据序列生成加权补偿数据，以响应所述第一解码数据序列以及所述第一解码数据序列的所述数据的可靠度。
13.如权利要求12所述的解码器设备，其中所述第一解码数据序列包括对应于所述第一编码数据序列的解码数据。
14.如权利要求5到13中的任何一个所述的解码器设备，其中所述加权处理器可被操作以便为所述信息数据序列生成加权补偿数据，以响应所述第二解码数据序列以及所述第二解码数据序列的所述数据的可靠度。
15.如权利要求5到14中的任何一个所述的解码器设备，其中所述加权处理器可被操作以便为所述第二编码数据序列生成加权补偿数据，以响应所述第二解码数据序列以及所述第二解码数据序列的所述数据的可靠度。
16.如权利要求15所述的解码器设备，其中所述第二解码数据序列包括对应于所述第二编码数据序列的解码数据。
17.如权利要求5到16中的任何一个所述的解码器设备，其中所述第二解码数据序列包括与所述第二解码数据序列的所述数据的所述可靠度相关联的数据值。
18.如任一前述权利要求所述的解码器设备，其中所述解码器设备可被操作以迭代所述解码操作。
19.如任一前述权利要求所述的解码器设备，其中所述加权处理器可被操作以对所述加权补偿数据的每一比特进行加权，以响应该比特为给定值的似然度。
20.如权利要求19所述的解码器设备，其中所述似然估计器可被操作以修改所述比特值序列的比特的比特值似然估计，以响应所述加权补偿数据。
21.如任一前述权利要求所述的解码器设备，其中所述加权处理器可被操作，以便在对应于所述比特的所述解码数据的所述可靠度超过门限值时，将所述加权补偿数据序列的比特的值设置为硬决策比特值。
22.如任一前述权利要求所述的解码器设备，其中所述加权处理器可被操作，以便在对应于所述比特的所述解码数据的所述可靠度低于门限值时，将所述加权补偿数据序列的比特的值设置为空值。
23.如权利要求22所述的解码器设备，其中所述似然处理器可被操作以不修改与具有空值的所述加权补偿值的比特相对应的比特的比特值似然估计。
24.如任一前述权利要求所述的解码器设备，其中所述比特值似然估计是比特具有第一值与第二值的所述概率之间的对数似然比。
25.如任一前述权利要求所述的解码器设备，其中所述多比特符号包括正交幅度调制(QAM)符号，其具有超过四个星座点。
26.如任一前述权利要求所述的解码器设备，其中所述多比特符号包括相移键控(PSK)符号，其具有超过四个星座点。
27.一种用户单元，其用于第三代蜂窝式通信系统，其包括遵照任一前述权利要求的解码器设备。
28.一种第三代蜂窝式通信系统，其包括遵照权利要求27的用户单元。
29.一种解码方法，其包括重复以下步骤生成数据序列的多比特符号的比特值序列的比特值似然估计序列；生成第一解码数据序列，以响应所述比特值似然估计；生成加权补偿数据序列，以响应所述第一解码数据序列以及所述第一解码数据序列的所述数据的可靠度；和修改所述比特值似然估计序列，以响应所述加权补偿数据。
30.一种计算机程序，其允许执行遵照权利要求29的方法。
全文摘要
本发明公开一种差错纠正解码器设备(100)与方法。解码器设备(100)包括似然估计器(101)，其为数据序列的多比特符号生成比特值似然估计(例如对数似然比)序列。解码器设备(100)进一步包括解码器组件(103)，例如最大后验概率(MAP)或适宜的软输出Viterbi解码器。解码器组件(103)生成解码数据序列，以响应比特值似然估计。解码器设备(100)还包括加权处理器(105)，其从解码数据序列生成加权补偿数据序列。加权补偿数据用于修改比特值似然估计序列。其后，使用改善的比特值似然估计重复解码，从而获得改善的解码性能。本发明可施行于双解码器组件解码设备(200)，并且特别地，可施行于turbo解码器。
文档编号H04L1/00GK1711712SQ200380102912
公开日2005年12月21日 申请日期2003年11月7日 优先权日2002年11月7日
发明者尼古拉斯·温奈特, 史蒂文·伍德, 于骁勇 申请人:摩托罗拉公司