专利名称：自适应连接视频信号源与视频显示器的方法
技术领域：
本发明涉及一种显示装置，特别是涉及一种适用于连接视频信号源与视频显示装置的数字显示接口。
背景技术：
目前，视频显示器技术分为模拟型显示(如阴极射线管)和数字型显示(如液晶显示LCD，等离子体屏幕等)，它们都必需由一个特殊的输入信号驱动以便成功地显示图像。例如，一个典型的模拟系统包含一个模拟信号源(如个人计算机、DVD播放机等)，模拟信号源通过一通信链路直接连接到显示装置(某些情况下称为视频接收器(sink))。该通信链路通常采用本行业技术人员公知的电缆形式(如在PC机中采用一条模拟VGA电缆，另称为VGA DB15电缆)。例如，VGA DB15电缆含有15针(pin)，每根针用于传载特定的信号。
由于广泛及不断扩大的使用，VGA DB15电缆的一个优点是随处可得。只要上述模拟系统为主流应用，几乎就没有动机和理由放弃VGA DB15而采用任何其它电缆形式。
然而，近年来，数字系统的爆炸式增长使得使用数字电缆——如数字可视接口(DVI)电缆的需求随之增长。众所周知，DVI是由数字显示工作组(DDWG)制定的一个数字接口标准。数据的发送采用转换最小化差分信号发送(TMDS)协议，从PC机的图形显示子系统向显示装置传送数字信号。DVI处理带宽超过160MHz，从而用单个一组链路支持UXGA和HDTV。
如今的显示互连横向包括适用于桌面显示互连应用的VGA(模拟)和DVI(数字)，同时包括适用于膝上型电脑和其它一体化设备的内部连接应用的LVDS(数字)。图形显示芯片供应商、显示控制芯片供应商、监视器制造商和PC机原设备制造商(贴牌生产商或OEM)、以及卓面电脑用户，在其产品设计、定义、生产制造、市场推广和采购决策阶段，或多或少地必须将接口选择当作一个因素考虑。例如，如果用户购买了一台带模拟VGA接口的PC机，之后该用户必须购买一台模拟监视器或数字的监视器。在数字监视器中，已由一嵌入式(inline)模数转换器(ADC)或一内置于(built into)特殊监视器的ADC，对VGA接口提供的模拟视频信号进行数字化处理。
因此，能够配置一耦合装置是值得考虑的问题。该耦合装置用于识别视频信号源和视频显示器是否是数字式的，并在其间建立适当的数字连接。
发明内容
本发明公开了一种视频信号源与视频显示器自适应连接的方法。本发明通过下述方法实现用一耦合装置将视频信号源与视频显示器连接起来，之后自动检测该视频信号源是模拟视频信号源还是数字视频信号源，自动检测该视频显示器是模拟视频显示器还是数字视频显示器。根据视频信号源和视频显示器究竟是否是数字式的检测结果，对该耦合装置进行配置。
在本发明的优选实施例中，当检测出视频信号源和视频显示器事实上两者均为数字式时，该耦合装置配置成双端接双绞线型连接器(doubly terminated twisted pair type connector)，具有一个主信道和一个辅助信道，在视频信号源和视频显示器之间建立多个基于包的通信信道。
在本发明的另一个实施例中，描述了用于匹配视频信号源和视频显示器的可配置的连接器，该连接器包括一个处理器，该处理器用于进行视频信号源是否是模拟视频信号源还是数字视频信号源的第一个自动检测，及视频显示器是否是模拟视频显示器还是数字视频显示器的第二个自动检测。根据第一个和第二个自动检测的结果，在处理器的控制下，至少有一个开关用于配置耦合装置。
在本发明的又一个实施例中公开了用于视频信号源和视频显示器自适应连接的计算机程序产品，包括用于通过耦合装置对视频信号源与视频显示器进行连接的计算机代码，用于自动检测视频信号源是模拟视频信号源还是数字信号源的计算机代码，用于自动检测视频显示器是模拟视频显示器还是数字视频显示器的计算机代码，用于根据检测结果配置耦合装置的计算机代码，以及存储这些计算机代码的计算机可读形式的介质。
图1所示为本发明实施例的交叉平台显示接口100的示意图；
图2A-2C为本发明多个实施例中用于连接视频信号源和视频显示器单元的视频接口系统示意图；图3所示为本发明实施例的典型的主链路速率；图4A所示为本发明实施例的主链路数据包；图4B所示为本发明实施例的主链路包头；图5A所示为本发明实施例的用于提供子包附件和多包多路复用的系统；图5B是图5A所示系统的另一实施方式；图6所示是作为图5所示数据流的一个例子的多路复用的主链路数据流的高级图；图7所示为本发明的数据流的另一个示例；图8所示为本发明施例的多路复用数据流的又一示例；图9A所示为本发明实施例的子包示意图；图9B所示为本发明实施例的主链路数据包的示意图；图10所示为选择刷新图形图像的示例；图11所示为本发明实施例的典型的链路训练模式；图12为本发明实施例的系统逻辑分层的说明；图13所示为本发明实施例的典型的采用8B/10B特殊字符映象；图14所示为本发明实施例的典型的曼彻斯特II编码方案；图15所示为本发明实施例的辅助信道电气子层示意图；图16所示为本发明实施例的主信道电气子层示意图；图17所示为本发明实施例的连接器示意图；图18所示为本发明实施例的信号源状态图；图19所示为本发明实施例的显示状态图；图20-24所示为实现本发明的各种计算机示意图；图25所示为本发明实施例的确定接口工作模式的步骤的详细流程图；图26所示为本发明一些方面提供实时视频图象质量检验过程的详细流程图；图27所示为本发明实施例的链路建立过程的流程图；图28所示为本发明实施例的执行训练对话过程的详细流程图；图29所示为用于实现本发明的计算机系统示意图。
具体实施例方式下面将结合附图，以具体的实施例，对本发明作进一步详细说明。虽然本发明是结合该具体的实施例进行描述，但并不意味着本发明局限于所描述的具体实施例。相反，对可以包括在本发明权利要求中所限定的保护范围内的实施方式进行的替代、改进和等同的实施方式，都属于本发明的保护范围。
本发明所述的用于连接视频信号源和视频显示器的可配置的连接器，包括一个处理器，该处理器用于进行第一个自动检测——视频信号源是否是模拟视频信号源还是数字视频信号源，及第二个自动检测——视频显示器是否是模拟视频显示器还是数字视频显示器。根据第一个和第二个自动检测的结果，在处理器的控制下，至少有一个开关用于配置耦合装置。当适当连接时，本发明的连接器提供点对点、基于包的、即插即用(plug & play)、串行数字显示接口。该接口是开放式的并可升级的，适用于(但不局限于)桌面监视器，提供笔记本电脑/一体化PC机内部的LCD连接，及用户的包括HDTV显示的电子显示装置及类似产品。与常规的发射单个的视频光栅加定时信号如Vsync，Hsync，DE等显示接口不同，本发明的接口提供一个多流包传送系统，以在物理链路内建立“虚拟管道”的形式，能够同时传送一个或多个包流量。
例如，如图1所示的本发明的一个实施例的交叉平台基于包的视频数字显示接口100的示意图。接口100通过物理链路106(也称为管道)将发射器102连接到接收器104。在所述的实施例中，发射器102收到多个数据流108-112，需要时，将每个数据流打包成相应数量的数据包114。这些数据包之后形成相应的数据流，每个数据流经由与之关联的虚拟管道116-120传输到接收器104。应当注意，每个虚拟链路的链接速率(即数据包传输速率)可以根据该特定的数据流进行优化，使得物理链路106运载多个各自具有相应链路速率的数据流(各个链路的速率相互之间可以不同，取决于该特定的数据流)。数据流110-114可以是任何形式的数量的视频、图形、音频等。
通常，当信号源为视频信号源，数据流110-114包括各种视频信号，可以是已知格式的多种类型，如复合视频、串行数字、并行数字、RGB或用户数字视频。视频信号可以是模拟视频信号提供给信号源102，包括模拟视频信号源的多种形式，如模拟电视、照像机、模拟VCR、DVD播放机、可携式摄像机、光碟播放机、Ty调谐器、机顶盒(带卫星DSS或电缆信号)及类似的产品。信号源102也可以是数字图像源，如数字电视(DVD)，数码照像机及类似产品。数字视频信号可以是已知数字格式中的任一数量和形式，如SMPTE247M-1995(1920×1080分辨率，逐行扫描或隔行扫描)，SMPTE296M-1997(1280×720分辨率，逐行扫描)，以及标准的480逐行扫描视频信号。
当信号源102提供模拟图像信号情况下，模数转换器(A/D)将模拟电压或电流信号转换成离散的数字化编码的数字序列(信号)，该数字在处理过程中形成适用于数字处理的适当的数字图像数据字。可以采用各种A/D转换器。例如，其它的A/D转换器包括由以下厂商如Philips，德州仪器，模拟器件，Brooktree等制造的。
例如，如果数据流110是模拟型信号，包含或连接在发射器102中的模数转换器(未示出)将该模拟信号数字化，然后由打包器对其打包，将数字化后的数据流110转换成多个数据包114，每个数据包将通过虚拟链路116发送到接收器104。接收器104再通过对数据包114进行适当地重新组合成原来的格式，从而重构该数据流110。应当注意，链路速率与本地的(native)流速率无关。唯一的要求是物理链路106的链路带宽要大于所要发送的数据流的带宽总和。在所述的实施例中，引入的数据(如视频数据情况下的像素数据)按照数据映象清晰度(definition)填充在相应的虚拟链路。这样，物理链路106(或任何组成的虚拟链路)不是像常规的互连如DVI那样，每链路字符时钟传送一个像素数据。
这样，接口100提供了一种可缩放的(scaleable)传输介质，不仅可用于传送视频和图形数据，也可传送音频和可能需要的其它应用数据。另外，本发明支持热插事件检测和自动将物理链路(或管道)调整到最佳传输速率。本发明提供了一种低针数、纯数字显示互连技术，适用于多种平台的所有显示装置。所述的平台包括主机到显示装置、笔记本电脑/一体化机以及HDTV和其它类型的用户电子应用。
除了提供视频和图像数据外，显示定时信息可嵌入数字流，提供基本完美和即时的显示调整，避免了对“自动调节”性能及类似性能的要求。本发明接口以包为基础的本性使得它具有可量测性(scalability)，支持多个数字数据流，如多媒体应用的多个视频/图形流和音频流。另外，可以在不需要另外连线(cabling)的情况下，提供用于外围附件和显示控制的通用串行总线(USB)传输。
以下将对本发明显示接口的其它实施例进行讨论。
图2所示为基于图1中系统100的一种系统200，用于连接视频信号源202和视频显示器单元204。所示的实施例中，视频源202可以是数字图像(或数字视频源)206和模拟图像(或模拟视频源)208两种或其中之一。在数字图像源206的情况下，一个数字数据流210提供给发射器102。反之，在模拟视频源208的情况下，所；连接的A/D转换单元212将模拟数据流213转换成相应的数字数据流214。之后，该数字数据流214以与数字数据流210几乎一样的方式，由发射器102进行处理。显示单元204可以是模拟型显示或数字型显示，或在某些情况下可以处理提供到此处的模拟或数字信号。在任何情况下，该显示单元204包括一个显示接口216，用于将接收器104与显示装置218相连，在模拟型显示的情况下，还包括D/A转换单元220。所述实施例中，视频源202可以是许多形式的(如个人台式计算机、数字或模拟TV、机顶盒等)，而视频显示器单元104可以采取视频显示器的形式(如LCD型显示、CRT型显示等) 可是，不管视频源或视频接收器是什么类型，各种数据流在经由物理链路106传输前，要进行数字化(需要时)及打包处理。所述物理链路106包括设置在视频源202和视频显示器204之间的用于同步(isochronous)数据流的单向主链路222和用于链路设置和其它数据通信(如各种链路管理信息、通用串行总线(USB)数据等)的双向辅助信道224。
因而主链路222能够同时传输多个同步数据流(如多个视频/图形流和多信道音频流)。在所述的实施例中，主链路222包括多个不同的虚拟信道，每个虚拟信道能够以每秒几千兆比特(Gbps)的速率传输同步数据流(如未经压缩的图形/视频和音频数据)。因此从逻辑的观点来看，该主链路象是一个单独的物理管道，在这根单独的物理管道中可以建立多个虚拟管道。这样，逻辑数据流不是分配到物理信道，而是每一个逻辑数据流在各自的逻辑管道(即上述的虚拟信道)中传输。
所述的实施例中，主链路222的速度，或传输速率，是可以调整的，以补偿链路的状态。例如，在执行一个传输的过程中，主链路222的速度可以在每信道最低大约1.0Gbps到大约2.5Gbps的范围内以近似0.4Gbps的增量(见图3)进行调整。在每信道2.5Gbps的速度下，主链路222可以支持SXGA 60Hz，在单个信道上传输，每像素18比特的色彩浓度(color depth)。应当注意，减少信道的数量不仅降低了互连成本，而且也降低了能耗，这对于能耗敏感形应用如便携式设备等类似装置是很值得考虑的。然而，通过将信道的数量增加到4，在不压缩数据的情况下，主链路222可以支持WQSXGA(3200×2048图像分辨率)60Hz时色彩浓度为每像素24比特，或者QSXGA(2560×2048图像分辨率)60Hz时色彩浓度为每像素18比特。即使在每信道1.0Gdps的最低速率下，只需要2个信道即可支持不经压缩的HDTV(即1080i或720p)数据流。
所述的实施例中，选择其带宽超过其组成虚拟链路的带宽总和的主链路数据速率。发送到接口的数据以其本地速率到达发射器。需要时，设置于接收器104中的时基恢复(TBR)单元226，使用嵌入主链路数据包中的时间标签再生数据流的本地速率。然而，应当注意的是，对于如图2B所示的配置适当的数字显示装置232，时基恢复是不必要的，因为显示数据是以链路字符时钟速率发送到显示驱动电路的，因而大大减少了所需信道的数量，并相同程度地降低了显示的复杂性和成本。例如，图2C示意的LCD显示屏232就是以无时基恢复方式配置的，因为显示数据本来就是用管道输送到各个列驱动器234，将列驱动器234与行驱动器236组合以驱动所选中的阵列240中显示元238。
其它的实施例描述了一种简单的枚举法查点法，用于链路速率和像素/音频时钟速率。研究发现所有目前存在的标准像素/音频时钟频率都是以下主频率的子集23.76GHz＝210×33×57×111Hz这意味着像素(或音频)时钟速率可以由4个参数A、B、C、D来表示，如像素时钟速率＝2A*3B×5C×11DA＝4比特，B＝2比特，C＝3比特，D＝1比特 即使对链路速率(对于采用10比特字符如8B/10B字符的链路，是串行链路比特速率/10)可能不同于像素速率的链路，用4个参数A’、B’、C’、D’来定义其链路的速率也是有益的。其益处是由链路时钟再生像素/音频时钟简单。例如，比方按A’＝6、B’＝3、C’＝7、D’＝0来设置链路速率，则相应的链路速率是135MHz。可是，假设按A＝8、B＝3、C＝6、D＝0(＝108MHz)设置像素时钟速率那么该像素时钟可以由链路时钟产生，因为像素时钟速率等于链路速率*22/51。
再返回来讨论需要时基恢复的系统，时基恢复单元226可以由一个数字时钟合成器来实现。对一个未经压缩的视频流，时间标签存储在包头(header)中(这将在后面进行详细叙述)，是一个20比特的值。对于一给定的数据流，20比特中的4比特连续地存储在每个包头中(TS3-0、TS7-4、TS11-8、TS15-12、TS19-16)。本地的数据流频率(Freq_native)由链路字符时钟频率(Freq_link_char)计算出，公式如下公式(1)Freq_native＝Freq_link_char*(TS19-0)/220 在链路字符时钟频率周期的220个周期内，通过对本地的数据流时钟进行计数，发射器102产生出时间标签。每链路字符时钟的220个周期，计数器更新计数值。由于这两个时钟相互之间不同步，时间标签值随时间而变化，其步长值为1。在两次更新之间，在所给的包数据流的包头，发射器102将重复地发送相同的时间标签。时间标签值的突然变化(计数值跳动大于1)在接收器看来，可能是数据流源的状态不稳定。
应当注意的是，在音频数据流通信中，不加时间标签。在这种情况下，源设备通知显示设备该音频的样本速率及每个样本的比特数。根据公式(2)确定音频信号的速率及链路字符的速率，显示设备再生原始音频数据流的速率。
公式(2)音频速率＝音频样本速率×(#每样本的比特数)×(#信道数) 如图4A所示的主链路数据包400包括如图4B所示的主链路包头402，它由16比特组成，其中0-3比特是流ID(SID)(指明最大流计数是16)，比特4是时间标签(TS)LSB。当比特4等于1时，该包头有最低有效4位的时间标签值(仅用于未经压缩的视频流)。比特5是视频帧序列位，作为帧计数器的最低有效位，在视频帧的分界处从“0”跳到“1”或从“1”跳到“0”(仅用于未经压缩的视频流)。比特6和7是保留位，而比特8至10是4位的循环冗余码校验(CRC)，用于检验前8位的错误。比特15-12是时间标签/流ID倒置(TSP/SIDn)，作为20比特时间标签值的4比特，用于未压缩的视频。
本发明接口的一个优点是能够多路传输不同数据流，每个数据流可以是不同的格式，及具有一定的主链路数据包，主链路数据包包括多个子包。
图5所示为本发明一个实施例的系统500，设置用来提供子包附件和多包复用。应当注意的是，系统500是图2所示系统200的一个特殊的具体实施例，因而不构成对本发明的保护范围的限制。系统500包括一个设置在发射器102中的流源多路复用器502，用于将一个流1辅助的数据流504与数据流210组起来形成一个多路复用的数据流506。该多路复用的数据流506之后被传送到链路层多路复用器508，所述多路复用器508将多个数据流的任何数据流组合成一个多路传输的由许多数据包512组成的主链路流510，其中某些数据包512中还附带许多子包514。根据流ID(SIDs)及相关的子包头，一个链路层去复用器516将多路复用的数据流510分解成各个组成部分的数据流，而流接收去复用器518进一步分解出包含在子包中的流1辅助数据流。
作为图5所示的流510的一个例子，图6所示为多路复用的主链路流600的高级图(high-level diagram)，其中有三个流在主链路222上多路复用。本例中的三个流是UXAG图形(流ID＝1)，1280×720p视频(流ID＝2)，音频(流ID＝3)。主链路包400的小包头尺寸使得包在头部(overhead)最小化，其结果得到很高的链路效率。包头可以如此小的原因是，在包通过主链路222传输前，包的特征就借助于辅助信道被传输。
一般来讲，当主包流是一个未经压缩的视频流时，子包附件是一种有效的方案，因为未经压缩的数据流具有相应于视频空白期的数据空闲期。因此，由未经压缩的视频流构成的主链路通信在此期间将包括系列零讯号(Null)特殊字符包。通过利用多路复用各种数据流的能力，本发明的某些实施例中，当源流是视频数据流时，使用各种方法来补偿主链路速率与像素数据速率的差别。如图7所示例的，像素数据速率是0.5Gb/秒，即每2毫微秒传输1比特的像素数据。在这个例中，链路速率已经设置为1.25Gb/秒，即每0.8毫微秒传输1比特的像素数据。在此，发射器102在像素数据之间散置特殊的字符，如图8所示。两个特殊的字符放置在像素数据P1的第1位和像素数据P2第2位之间。特殊字符允许接收器104辨别像素数据每一位。在像素数据位之间散置这些特殊字符也利于产生稳定数据流，使链路保持同步。在本例中，这种特殊字符是零讯号(Null)字符。由于链路的速率足够快，这种方法不需要线路缓冲器，只要一个小的FIFO。然而，在接收端需要相对多的逻辑电路以重组视频信号。接收器需要识别特殊字符何时开始、何时结束。
与这种散置方法不同的一个选择是，用特殊的字符如零讯号数值，更替像素数据的相邻的位。例如，P1至P4可以输送到发射器104中的一个线路缓冲器中，之后，一个或多个零讯号数值也输送进缓冲器，直到可得到更多的像素数据。比起上述的散置方法来，这样的实施方式需要相对大一些的缓冲器空间。在许多这样的实施方式中，由于具有相对高的链路速度，填充线路缓冲器所需要的时间要超过线路缓冲器充满后传送数据所需要的时间。
下面参考图5A讨论，本发明接口的一个优点是不仅具有多路复用各种数据流的能力，而且能在特定的主链路数据包中附上任意多个子包。图9A所示为本发明一个实施例的具有代表性的子包900。子包900包括一个子包头902，在所述的实施例中，它是2比特，并伴有一个SPS(子包开始)特殊字符。如果附带有该子包900的主链路数据包还包含除子包900以外的其它有效载荷包，子包900的结尾必须标记SPE(子包结束)特殊字符。否则，主包的结尾(如图9B所示的例子中由随后的COM字符标识)标志着子包902和附带该子包902的主包两者都结束。然而，当子包所附的主包没有有效载荷时，子包不需要以SPE来结束。图9B所示为本发明的一个实施例在主链路数据包中的子包格式的范例。应当注意的是，包头字段(field)和子包有效载荷的确定取决于使用子包902的特殊应用简档文件(Application Profile)。
利用子包附件的一个特别有用的例子是选择性刷新一个未经压缩的图形图像1000，如图10所示。整个帧1002的属性(水平/垂直全部，图像宽度/高度等)将通过辅助信道224传输，因为只要该数据流有效，这些属性就会保持不变。选择性刷新操作中，每个视频帧中图像1000中只有一部分1004被刷新。被刷新的矩形部分(即部分1004)的4个X-Y坐标必须每帧传输，因为从一帧到另一帧矩形坐标的数值是变化的。另一个例子是256色图形数据所需的色彩查寻表(CLUT)数据的传输，其中8位的像素数据是到256入口CLUT的一个入口，CLUT的内容必须动态地更新。
单个双向辅助信道224为各种支持功能提供了一条渠道，这些支持功能有利于链路的建立、支持主链路操作及传输辅助应用数据如USB通信(traffic)。例如，有了辅助信道224，显示设备可以向源设备发送事件通知，如同步损失、丢包(dropped packets)及训练对话(training session)(以后描述)的结果。例如，如果一个特别的训练对话失败，发射器102根据预选的或确定的失败的训练对话结果，调整主链路速率。这样，通过将可调整的、高速的主链路与相对慢速的、非常可靠的辅助信道结合而创建的闭合环路，允许在各种链路条件下精力充沛地工作。要注意的是，在某些情况下(图5B所示的例子)，可以采用主链路222的部分带宽522建立一条逻辑双向辅助信道520，从源设备202到接收设备204传输数据，和一条单向的从接收设备204到源设备202的返回信道524。在某些应用中，使用这种逻辑双向辅助信道可能比使用图5A所示的半双工的双向信道更合意。
在开始发送真实的包数据流之前，发射器102通过一个链路训练对话建立一条稳定的链路，类似于MODEM链路建立的概念。在链路训练期间，主链路发射器102发送一个预定的训练模式模式(trainingpattern)数据，接收器104可以确定它是否能得到一个可靠的(solid)比特/字符锁(lock)。所述实施例中，在发射器102和接收器104之间有关训练的信号交换是由辅助链路运载的。图11所示为本发明实施例中链路训练模式数据的举例。如所示的，在训练对话期，段1表示最短的游程长度(run length)，而段2是最长的，接收器用它们来优化均衡器。只要链路质量合理，在段3中，比特锁和字符锁均可得到。一般训练期大约10毫秒，在这段时间，近乎发送107比特的数据。如果接收器104未得到可靠的的锁，它将通过辅助信道224通知发射器102，发射器102降低链路速率并重复训练对话。
除了提供训练对话的管道，辅助信道224还可以用于运载主链路包流的说明，从而使主链路222上传输的包的头部大大减小。还有，辅助信道224可以配置成能够运载扩展显示识别数据(EDID)信息，从而替代装在所有监视器上的显示数据信道(DDC)(EDID是VESA标准数据格式，它包含关于监视器及其性能的基本信息供货商信息、最大图象尺寸、色彩特征、工厂预置定时、频率范围限制、监视器名称及序列号的字符串。存储在显示设备中的这些信息，通过设置在监视器和PC机的图形适配器之间的DDC，与系统进行通信。系统使用这些信息进行配置，以使监视器和系统能够一起工作)。支持另外的(附加的)数据类型如键盘、鼠标和麦克风需要两种包同步包和异步包，在所称的扩展协议模式中，辅助信道可以运载这两种包。
图12所示为本发明的实施例中系统200的逻辑分层1200。应当注意的是，实际的实施例根据应用可以改变，一般来说，源(如视频源202)是由源物理层1202、源链路层1204和数据流源1206构成。所述源物理层1202包括发射硬件、源链路层1204包括多路复用硬件和状态机构(state machine)(或固件)、数据流源1206包括音频/可视/图形硬件及相关软件。同样地，显示设备包括物理层1208、接收链路层1210和流接收1212。所述的物理层1208包括各种接收器硬件、接收链路层1210包括多路分解硬件和状态机构(state machine)(或固件)、流接收器1212包括显示/定时控制器硬件和固件选件。源应用简档文件(profile)层2114定义格式，源使用该格式与链路层1204进行通信；同样地，接收应用简档文件(profile)层1216定义格式，接收器1212使用该格式与接收链路层1210进行通信。
下面对各种层进行详细讨论。
源设备物理层 所述实施例中，源设备物理层1202包括电气子层1202-1和逻辑子层1202-2。电气子层1202-1包括用于接口初始化/操作的所有电路，如热插拨探测电路、驱动器/接收器/终端电阻、并行至串行/串行至并行转换、可展开频谱(spread-spectrum-capable)PLLs。逻辑子层1202-2包括下述用途的电路打包/解包、数据加扰(scrambling)/去扰(de-scrambling)、链路训练模式数据的产生、时基恢复电路、数据编码/解码。其中，所述数据编码/解码如8B/10B(按ANSI X3.230-1994，第11条规定)为主链路222提供256个链路数据字符和12个控制字符(如图13所示例)及为辅助信道224提供Manchester II(见图14)。
如业内技术人员所知，8B/10B码是一种块码，将8位的数据块编码成10位的字码用于串行传输。另外，8B/10B传输码将一个随机1s和0s的比特宽数据流转换成最大游程长度为5的1s和0s的DC平衡流。这种编码提供足够的信号传输使得通过接收器如收发器110能够可靠地恢复时钟。此外，已证明DC平衡数据流有利于光纤和电磁线连接。串行流中1s和0s的平均数保持在相等或基本相等的水平。8B/10B传输码约束1s和0s之间数量的不同，是-2，0，或2交叉6(2 across6)和4位块分界线(bit block boundaries)。编码方案也执行附加的编码，用于发信号，称为命令码(command codes)。
应当注意的是，为了避免由未经压缩的显示数据展示的模式位出现重复(因此减小EMI)，在8B/10B编码之前对主链路222上传输的数据先进行加扰处理。除了训练包，所有的数据和特殊字符都要进行加扰处理。加扰处理的功能由线性反馈漂移寄存器(LFSR)实现。当启动数据加密时，LFSR SEED的初始值取决于加密术的密码设置。如果是未经加密的数据加扰，该初始值是固定的。
由于数据流特征是经辅助信道224发送，从而，主链路包头作为流识别数字，从而大大减小了头部(overhand)，使链路带宽最大化。还应当注意的是，不管是主链路222还是辅助链路224，都不会分离时钟信号线(line)。这样，主链路222和辅助链路224上的接收器对数据进行取样，从进入的数据流中择取出时钟。由于辅助信道224是半双工双向的，通信的方向改变频繁，所以用于接收器电气子层中锁相环路(PLLs)电路的快速相位锁定是重要的。因此，由于Manchester II码频繁的、一致的信号传输，辅助信道接收器上的PLL在不到16个数据期间内锁定相位。
在链路建立时间，通过辅助信道224上使用信号交换而协商(negotiate)主链路数据速率。在此过程期间，已知设置的训练包以最高主链速度在主链路222上传送。成功或失败的结果通过辅助信道224通信返回到发射器102。如果训练失败，主链路速度减低，并重复训练对话直到成功。这样，源物理层1102更能抵抗电缆问题，因而更适于外部主机到监视器的应用。然而，与常规的显示接口不同，主信道链路数据速率与像素时钟速率分离。链路数据速率的设置，使链路带宽超过被传输的数据流带宽总和。
源设备链路层 源链路层1204处理链路初始化及管理。例如，根据接收到的由监视器通电或来自源物理层1202监视器电缆的连接产生的一个热插探测事件，源设备链路层1204评估接收器的能力，通过经辅助信道224互换，确定最大主链路数据速率，象通过训练对话确定一样；接收器上时基恢复单元的数量两端缓冲器可用空间的大小USB扩展的可用性。然后，通知流源1206相关的热插事件。另外，根据来自流源1206的请求，源链路层1204读显示设备的性能(EDID或等同性)。正常工作期间，源链路层1204通过辅助信道224发送流特征到接收器104，通知流源1204主链路222是否有足够的资源处理所请求的数据流，通知流源1204有关链路失败事件如同步损耗和缓冲器溢出，及发送由流源1204通过辅助信道224向接收器提交的MCCS命令。源链路层1204和流源/接收器之间的所有通信都使用在应用简档文件(Profile)层1214定义的格式。
应用简档文件(Profile)层(源和接收器) 通常，应用简档文件层定义格式，采用此格式，流源(或接收器)与相关的链路层相连接。应用简档文件层所定义的格式分为以下类别应用独立格式(对应链路状态询问的链路消息)和应用从属格式(主链路数据映象、接收器时基恢复平衡、接收容量/流特征信息子包格式，如果适用的话)。应用简档文件层支持以下彩色格式24比特RGB、16比特RG2565、18比特RGB、30比特RGB、256色RGB(基于CLUT)、16比特，CbCr422、20比特YCbCr422及24比特YCbCr444。
例如，显示设备应用简档文件层(APL)1214实质上是一个应用编程接口(API)，用于描述经过主链路222流源/接收器(sink)通信的格式，包括接口100发送接收的数据的表达格式。由于APL1214的一些方面(如电源管理命令格式)是基线监视器功能，它们对接口100的所有应用是共同的。反之，其它无基线监视器功能，如数据映象格式和流特征格式，对一种应用或一种将要传输的同步流是唯一的。无论是何种应用，当任一包流在主链路222上开始传送前，流源1204询问源链路层1214，确定是否主链路222能够处理未决的数据流。
当确定主链路222有能力支持未决的包流，流源1206发送流特征到源链路层1214，之后再通过辅助信道224发送到接收器。这些特征是用于接收器识别特定流的包的信息，以从流中重新获得原始数据，并将其格式化返回到流的本地数据速率。数据流的特征是由应用从属的。
在需求的带宽不能在主链路222达到的情况下，流源1214可以采取纠正措施，例如，通过减少图象刷新或色彩浓度。
显示设备物理层 显示设备物理层1216将显示设备链路层1210和显示设备APL1216与用于链路数据发送/接收的发信号技术隔离开。主链路222和辅助信道224有其自己的物理层，各自由逻辑子层和包括连接器规范的电气于层组成。例如，如图15所示，半双工、双向辅助信道224在链路的每一端都有一个发射器和一个接收器。逻辑子层1208-1给辅助链路发射器1502提供链路字符，然后串行化该链路字符并发送到相应的辅助链路接收器1504。依次，接收器1504从辅助链路224接收串行化的链路字符，并以链路字符时钟速率将数据并行化。应当注意，源逻辑子层的主要功能包括信号编码、打包、数据加扰化(减少电磁干扰)、及为发射器端口产生训练模式。而对接收器端口来说，接收器逻辑子层的主要功能包括信号解码、解包、数据去加扰及时基恢复。
辅助信道 辅助信道逻辑子层的主要功能包括数据编码和解码、数据的帧化/去帧化，辅助信道协议有两种可选独立协议和扩展协议。独立协议(限于点对点拓扑中链路的建立/管理功能)是轻量级协议，可由链路层状态机构(state-machine)或固件管理；扩展协议支持其它类型数据如USB通信和拓扑如菊花链接收设备。应当注意，对于这两种协议，数据的编码和解码方案(scheme)是同样的，而数据的帧化是不同的。
仍以图15为例，辅助信道电气子层包含发射器1502和接收器1504。发射器1502由逻辑子层为其提供链路字符，尔后串行化并发送出去。接收器1504接收来自链路层的串行化链路字符，并将其以链路字符时钟速率顺序并行化。在链路每一端，辅助信道224的正、负信号通过50欧的端接电阻接地，如图所示。所述实施方式中，驱动电流根据链路条件是可调整的，范围从大约8毫安至大约24毫安，使得电压差(Vdifferential_pp)范围从大约400毫伏至大约1.2伏。在电路空闲模式，正、负信号都不驱动。当从电路空闲状态开始发送数据，必须发送SYNC模式，重建链路。所述实施例中，SYNC模式以时钟速率切换辅助信道差分对信号28次后跟4个1’s Manchester II码组成。源设备中的辅助信道主机(master)通过定期驱动或测试辅助信道224的正、负信号来探测热插拨事件。
主链路 所述实施例中，主链路222支持不连续的、可改变的链路速率，它是本地晶体频率的整数倍(见图3所示的一组链路速率与24-MHz的本地晶体频率协调一致)。图16所示，主链路222(是一个单向信道)在源设备上只有发射器1602，在显示设备上只有接收器1604。
如所示，电缆1604包括一组双绞线的形式，其中每对双绞线对应于通用的基于RGB色的视频系统(如PAL制式的TV系统)中提供的红(R)、绿(G)、蓝(B)视频信号的一种。如本行业技术人员所知，双绞线电缆由两根各自绝缘的电线相互扭绞而组成的。一根电线运载信号而另一根接地和吸收信号干扰。应当注意的是，在一些其它系统，信号也可以是基于元素的信号(Pb、Pr、Y)，用于NTSC制式的视频系统。在电缆内，每对双绞线单独屏蔽。设有两针用于+12V电源和接地。每差分对的特征阻抗是100欧+/-20％。全部电缆也是屏蔽的。外屏蔽层和各屏蔽层短路接在电缆两端的接头外壳上。电缆接头外壳与源设备中的地线短路。如图17所示的一排设有13针的接头1700，带有插脚引线，对在源设备端和显示设备端的连接器都是相同的。源设备供电。
主链路222在两端都端接，由于主链路222是AC耦合的，端电压可以取0V(接地)至+3.6V之间任意值。所述的实施方式中，驱动电流根据链路状况是可以编程的，其范围从大约8毫安至大约24毫安，使得电压差(V differential_pp)范围从大约400毫伏至大约1.2伏。通过训练模式对每个连接进行最小电压摆动选择。对于电源管理模式提供电路空闲状态。在电路空闲期间，正、负信号都不驱动。当从电路空闲状态开始发送数据，发射器必须引导一个训练对话以便重建与接收器的链路。
状态图 下面根据图18、19所示的状态图对本发明进行描述。图18所示为下面将描述的源状态图。在关机状态1802，系统关闭，源是禁止的(disabled)。如果源被启动，系统转变成待机状态1804，适用于节能和接收器探测。为了探测接收器是否存在(即热插/拔)，给辅助信道定期发送脉冲(如每10毫秒发送1微秒的脉冲)，在驱动期间，检测端接电阻上一个电压降值。如果根据所检测到的电压降确定接收器存在，则系统转变成已探到接收器状态1806，提示接收器已探测到，即，一个热插事件已经被探测到。然而，如果没有探测到接收器，则该接收器探测过程将继续下去，直到某时(如果出现的话)探测到接收器或者出现超时。应当注意的是，在某些情况下，源设备可以选择转向关机状态，从而不再试图进行进一步的显示设备探测过程。
如果在状态1806中探测到一个显示设备热插事件，则系统转回到待机状态1804。另外，源使用一正信号和负信号驱动辅助信道，唤醒接收器和检测接收器后续的响应(如果有的话)。如果没接到响应，则接收器未被唤醒，源停留在状态1806。然而，如果从显示设备接收到信号，则显示设备已经被唤醒，源准备读取接收器链路的性能(如最大链接速率、缓冲器容量和时基恢复单元的数量)，系统转向主链路初始化状态1808并准备开始训练启动通知阶段。
此时，通过在主链路上以设定的链路速率发送一个训练模式数据，开始训练对话，并检测相关的训练状态。接收器为三个段的每一段设定一个“通过”/“失败”比特，只在探测“通过”情况下发射器才继续下一段，这样，当探测到“通过”，主链路在此链路速率下做好准备。此时，接口转变到正常工作状态1510，否则，减小链路速率并重复训练对话。在正常工作状态1810，源不断定时地监控链路状态指标，如果失败，将会探测到一个热拨事件，系统转向待机状态1804并等待热插探测事件。然而，如果探测到同步损耗，系统则转向状态1808，主链路重新初始化。
以下介绍图19所示的显示状态图1900。在状态1902，探测不到电压，显示转向关机状态。在待机模式状态1904，主键路接收器和辅助信道从属(slave)两者都处于电空闲期，在辅助信道从属端口的电阻两端的电压降被监控为一预定的电压值。如果探测到该电压，则辅助信道从属端口开启(turn on)，指示一个热插事件，系统转向显示状态1906，否则，显示停留在待机状态1904。在状态1906(主链路初始化阶段)，如果探测到显示，则辅助从属端口完全开启(turn on)，发射器响应链路性能读取命令，显示状态转向1908，反之，如果超过预定的时间期间后辅助信道还没有活动，辅助信道从属端口进入待机状态1904。
在训练开始通告阶段，显示器响应发射器发出的训练初始化通过使用训练模式调整均衡器、更新每阶段的结果。如果训练失败，则等待另一个训练对话；如果训练通过，则转向正常工作状态1910。如果辅助信道或主链路(对于训练)超过预定的时间(例如10毫秒)无活动，辅助信道从属端口设置到待机状态1904。
图20至24所示为交叉平台显示接口的特殊实施方式。
图20所示为根据本发明PC机主板2000，其上设有一个主板携带的图形引擎2002，它与发射器2004合并一起。应当注意的是，发射器2004是图1所示发射器102的一个特例。所述实施例中，发射器2004与安装在主板2000上的连接器2006连接(沿连接器1700的线路)，它依次通过双绞线电缆2010连接到显示设备2008，连接显示设备2010。
如业内公知，PCI Express(由Intel Corporation of SantaClara(CA)公司开发的)是一种高带宽、低针数、串行互连技术，也保持了与已有的PCI基础结构的软件兼容性。在这种配置中，PCI Express端口扩展以适应交叉平台接口的需求，它能够直接驱动显示设备，或者使用所示的安装在主板上的连接器。
在将连接器安装在主板上不实际的情况中，信号可以通过PCI Express主板上的SDVO插槽发送，采用无源卡连接器，带到PC机的背后，如图21所示。当在附加图形卡的电流产生的情况下，附加图形卡可以代替主板携带的图形引擎，如图23所示。
在笔记本电脑应用中，主板图形引擎上的发射器通过内部电缆驱动集成的接收器/TCON，集成的接收器/TCON直接驱动显示屏。最有效节约成本的实施方式是将接收器/TCON安装在显示屏上，从而将互连电线的数量减少到8或10条，如图24所示。
以上所有的例子都假设发射器是集成的。当然，把独立的发射器分别通过AGP或SDVO插槽集成到PCI和PCI Express环境也是切实可行的。独立的发射器能够输出数据流，而不需要图形硬件和软件的任何改变。
流程图实施例 以下结合流程图对本发明的方法进行说明，每个流程图描述实现本发明的一个特定过程。特别是，图25至29描述了多个互相关的过程，当用于本发明所述的一个或任意组合的几个方面。
图25所示为本发明实施例中过程2500的详述流程图，所述过程2500用于确定接口100的工作模式的。在此过程中，如果视频源和显示设备均为数字式的，则工作模式仅设置成数字模式。否则，工作模式设置成模拟模式。应当注意的是，本文中的“模拟模式”可以包括常规的VGA模式及增强模拟模式两种。所述增强模拟模式具有带嵌入式校准信号的差分模拟视频和双向旁带，这将在后面进行介绍。
步骤2502询问视频源，判断其是否支持模拟或数字数据。如果视频源只支持模拟数据，连接设备100的工作模式将设定为模拟模式(步骤2508)，然后过程结束(步骤2512)。
如果视频源能够输出数字数据，该过程继续到步骤2506。然后询问显示设备，判断其配置是否可以接收数字数据。如果显示设备只支持模拟数据，则连接设备的工作模式将设定为模拟模式(步骤2508)，然后过程结束(步骤2512)。反之，连接设备的工作模式将设定为数字模式(步骤2510)。例如，在连接设备中的处理器可以控制开关，将模式设定到数字式。一般来说，只有当视频源和视频接收器都工作在相应的数字模式时，连接设备才配置为全数字模式工作。
图26所示根据本发明某些方面，提供实时视频图像质量检验过程2600的详述流程图。本例中，过程2600中所有的判断都由与显示接口相连的一个处理器执行的。
步骤2600中，从视频源接收到视频信号。下一步，视频源提供一个与所接收到的视频信号相关的信号质量测试模式(步骤2602)。在步骤2604中，根据质量测试模式，测定一个比特错误速率。然后判断该比特错误速率是否大于临界值(步骤2026)。如果判断该比特错误速率不大于临界值，再判断是否有多个视频帧(步骤2614)。如果判断有多个视频帧，则该过程返回步骤2600。反之，过程结束。
然而，如果在步骤2606中比特错误速率判断是大于临界值，则再判断它是否大于最小比特速率(步骤2608)。如果该比特速率大于最小比特速率，则降低比特速率步骤2610，该过程返回步骤2606。如果比特速率不大于最小比特速率，则将模式改变成模拟模式(步骤2612)，过程结束。
图27所示为本发明实施例中链路建立过程2700的流程图。过程2700从接收到一个热插探测事件通知(步骤2702)开始。在步骤2704，通过相关的辅助信道询问主链路，以判断最大的数据速率、接收器中包含的时基恢复单元数量、可用的缓冲器空间。下一步2706，经过训练对话改变最大链路数据速率，并在步骤2708，通知数据流源热插事件。在步骤2710，通过辅助信道判断显示器的性能(如采用EDID)，步骤2712显示响应询问，然后，在步骤2714产生主链路训练对话的合作。
下一步在2716，流源通过辅助信道发送流特征到接收器，然后在步骤2718，进一步通知流源主链路是否有能力支持2720步骤请求的数据流数量。步骤2722，通过附加相关的包头形成各种数据包，在步骤2724为多个源流设置多路复用时间安排。在步骤2726判断链路状态是否OK。当链路状态不OK，则在步骤2728通知源(一个或多个)有关链路失败事件，反之，在步骤2730链路数据流根据各种包头复原为本地流。在步骤2732，复原的本地数据流传送到显示装置。
图28所示为本发明实施例中执行训练对话过程2800的详述流程图。应当注意的是，该训练对话过程2800是图25所述操作2506的一种实现方式。步骤2802通过经主链路以一组链路速率向接收器发送一个训练模式，开始训练对话。本发明的实施例中典型的链路训练模式如图11所示。如所示，在训练对话期间，段1代表最短的游程长度(runlength)，而段2是最长的。接收器用这两段来优化均衡器。在段3，只要链路质量可行，比特锁和字符锁均可得到。在步骤2804，接收器检查相关的训练状态，在步骤2806根据训练状态检查的结果，接收器为三段中的每一段和发射器设定“通过/失败”比特。在每一段，只有检测通过的情况下，接收器才进行下一段的检测。在步骤2810如果接收器未检测到“通过”，则接收器降低链路速率并重复训练对话。在步骤2812，主链路以检测到“通过”的链路速率做好准备。
图29所示为实现本发明而使用的一种计算机系统2900。计算机系统2900只是本发明得以实现的图形系统的一个例子。所述计算机系统2900包括中央处理器(CPU)1510、随机存取存储器(RAM)2920、只读存储器(ROM)2925、一个或几个外围设备2930、图形控制器2960、初级存储器2940和2950、数字显示单元2970。如业内公知，ROM用于向CPU2910单向传送数据和指令，而RAM典型地用于以双向方式传送数据和指令。CPU2910一般可以包括多个处理器。两个初级存储器2940和2950可以包括任何合适的计算机可读形式的介质。一个次级存储介质880，典型地为大容量存储器，也双向地连接到CPU2910，提供额外的数据存储能力。大容量存储器880是计算机可读形式的介质，可以用于存储计算机程序，包括计算机码、数据及类似物。通常，大容量存储器880是一种存储介质，如硬盘或磁带，通常比初级存储器2940和2950的速度慢。大容量存储器880可以采取磁带、纸带阅读机或其它公知装置。在适当的情况下，保留在大容量存储器880中的信息，可以按标准的方式加入，作为作为虚拟存储器的RAM2920的一部分。
CPU也连接到一个或多个输入/输出装置890，所述装置890可以包括(但不局限于)视频监视器、跟踪球、鼠标、键盘、麦克风、触摸屏、传感器卡读卡器、磁带或纸带阅读机、输入板、铁笔(styluses)、语音或书写识别器，或其它公知的输入装置，当然，如另外的计算机。最后，使用一般如2995所示网络连接，CPU 2910可以选择性地连接一台计算机或通信网络，例如Internet网和Intranet网，。进行了这样的网络连接，可以预期，在执行上述方法步骤的过程中，CPU 2910可能从网络接收信息，或可能向网络发送信息。这些信息，通常作为一个将由CPU 2910执行的指令序列，可以从网络接收到和输出到网络，例如，以具体表现在载波中的计算机数据信号的形式。上述的装置和材料对计算机硬件和软件行业的技术人员来说是熟知的。
图形控制器2960产生模拟图像数据及相应的参考信号，并将两者提供给数字显示单元2970。例如，根据从CPU 2910或从外部的编码(未示出)接收到的像素数据，可以产生模拟图像数据。在一个实施例中，提供了RGB格式的模拟图像数据，参考信号包括业内公知的VSYNC和HSYNC信号。当然，本发明还可以通过其它格式的模拟图像、数据和/或参考信号得以实现。例如，模拟图像数据可以包括视频信号数据以及相应的时间参考信号。
虽然本说明书只叙述了本发明的几个具体实施例，应当理解，本发明可以通过许多其它特定形式得以实施，而不脱离本发明的构思和保护范围。所列举的例子只是为了说明本发明，没有限制性，本发明不局限于此处所给出的细节，在本发明权利要求的范围内及其等同特的全部范围内可以进行改进。
权利要求
1.一种自适应连接视频源和视频显示器的方法，包括(a)视频源通过耦合装置与视频显示器相耦合；(b)自动判断视频源是模拟视频源还是数字视频源；(c)自动判断视频显示器是模拟视频显示器还是数字视频显示器；(d)根据(b)和(c)的结果配置耦合装置。
2.如权利要求1所述的方法，其中当(b)和(c)的判断结果都是数字式时，所述配置耦合装置的步骤包括将耦合装置配置成包括多个通信信道的双端接双绞线型连接器。
3.如权利要求2所述的方法，还包括从视频源接收视频数据；对视频数据进行打包，形成由多个视频数据包构成的打包化的视频数据流；通过所选择的通信信道，将视频数据包从视频源传送到视频显示器；在视频显示器对视频数据进行解包；及根据解包的视频数据产生一个可显示的图像。
4.如权利要求3所述的方法，还包括对来自视频源的视频数据进行编码，从8比特格式转换成10比特格式；从视频源发送编码后的视频数据到视频显示器；在视频显示器将编码后的视频数据从10比特格式转换成8比特格式，及向视频显示器提供8比特格式的数据。
5.如权利要求4所述的方法，其中通信信道由主链路和辅助链路组成，所述主链路具有相应的主链路数据速率，所述辅助链路具有辅助链路数据速率。
6.如权利要求5所述的方法，其中源视频数据是以本地时钟速率提供的像素数据，以不同于本地时钟速率的链路数据速率传输所述像素数据。
7.如权利要求6所述的方法，其中主链路数据用8B/10B编码方式进行编码，辅助链路数据用Manchester II编码方式进行编码。
8.一种用于连接视频源和视频显示器的可变换配置的连接器，包括一个处理器，所述处理器进行视频源是模拟视频源还是数字视频源的第一次自动判断，和视频显示器是模拟视频显示器还是数字视频显示器的第二次自动判断；及至少一个开关，根据第一次自动判断和第二次自动判断的结果，在处理器的控制下，用于配置耦合装置。
9.如权利要求8所述的连接器，其中耦合装置配置为包括多个通信信道的双端接双绞线型连接器的形式。
10.如权利要求9所述的连接器，还包括一个接收器单元，用于从视频源接收视频数据；一个打包器，用于对视频数据进行打包处理，形成由多个视频数据包构成的打包化的视频数据流，并通过所选择的通信信道，将视频数据包从视频源传送到视频显示器；一个解包器，用于在视频显示器对视频数据包进行解包处理；一个图像生成器，用于根据解包的视频数据生成可显示的图像。
11.如权利要求10所述的连接器，还包括一个第一编码器，用于对来自视频源的视频数据进行编码，从8比特格式到10比特格式；一个发射器单元，用于从视频源发射编码后的视频数据到视频显示器；及一个解码器，用于在视频显示器将编码后的视频数据从10比特格式转换成8比特格式，并将8比特格式的数据提供给视频显示器。
12.如权利要求11所述的连接器，其中通信信道由具有相应主链路数据速率的主链路和具有辅助链路数据速率的辅助链路组成。
13.如权利要求12所述的连接器，其中源视频数据是以本地时钟速率提供的像素数据，所述像素数据以不同于本地时钟速率的链路数据速率传输。
14.如权利要求13所述的连接器，其中主链路数据用8B/10B编码方式进行编码，辅助链路数据用Manchester II编码方式进行编码。
15.一种用于自适应连接视频源和视频显示器的计算机程序产品，包括用于通过耦合装置将视频源与视频显示器耦合的计算机代码；用于自动判断视频源是模拟视频源还是数字视频源的计算机代码；用于自动判断视频显示器是模拟显示器不还是数字显示器的计算机代码；用于根据自动判断的结果对耦合装置进行配置的计算机代码；用于存储计算机代码的计算机可读介质。
16.如权利要求15所述的计算机程序产品，其中当判定视频源和视频显示器均为数字式时，则用于配置的计算机代码包括用于将耦合装置配置成其中包括多个通信信道的、双端接双绞线型连接器形式的计算机代码。
17.如权利要求16所述的计算机程序产品，进一步包括用于从视频源接收视频数据的计算机代码；用于对视频数据进行打包处理以形成由多个视频数据包构成的打包的视频数据流的计算机代码；用于将视频数据包通过所选择的通信信道从视频源传送到视频显示器的计算机代码；用于在视频显示器对视频数据包进行解包处理的计算机代码；用于根据解包的视频数据生成可显示的图像的计算机代码。
18.如权利要求17所述的计算机程序产品，进一步包括用于对来自视频源的视频数据从8比特格式到10比特格式进行编码的计算机代码；用于从视频源发送编码后的视频数据到视频显示器的计算机代码；用于在视频显示器将编码后的视频数据从10比特格式转换成8比特格式的计算机代码；用于将8比特格式的数据提供给视频显示器的计算机代码。
19.如权利要求18所述的计算机程序产品，其中通信信道由具有相应主链路数据速率的主链路和具有辅助链路数据速率的辅助链路组成。
20.如权利要求19所述的计算机程序产品，其中源视频数据是以本地时钟速率提供的像素数据，所述像素数据以不同于本地时钟速率的链路数据速率传输。
全文摘要
根据本发明的一些具体实施例，提供了一种连接器，用于以下各种组合的连接模拟视频源到模拟显示器或数字显示器，或者数字视频源到模拟显示器或数字显示器。一些优选的连接器提供串行差分数字互连，是与模拟VGA或DB15兼容的针/连接器。本发明的部分实施方式提供了一种用于判断视频源和视频显示器的原有数字与模拟兼容性并根据该判断配置连接器的系统和方法。一些实施方式提供实时显示图像质量保证。一些具体实施例提供了使用数字数据流的数字监视器，该数字数据流大于每色8比特，如每色10比特或12比特。
文档编号H04N5/44GK1592386SQ20041003843
公开日2005年3月9日 申请日期2004年4月26日 优先权日2003年5月1日
发明者O·科巴亚施 申请人:创世纪微芯片公司