专利名称：12路并行10Gb/s甚短距离传输系统的制作方法
技术领域：
本发明涉及传输数率为10Gb/s的甚短距离传输系统，特别涉及一种12路并行10Gb/s的甚短距离传输系统。
背景技术：
随着全球信息化进程的步伐不断加速，网络技术获得迅猛发展，对网络传输带宽的需求也越来越大。目前存在的一种10Gb/s甚短距离传输系统，使用12路的垂直腔面发射激光器列阵以及其并行光收发模块在300米距离里实现10Gb/s的数据传输，但是它采用10路信道传输数据净荷，2路信道传输控制数据的方案存在信道资源浪费，传输效率不高的问题。
发明内容
本发明的目的是提供一种新型的12路并行10Gb/s甚短距离传输系统，具有更高效率，更大灵活性，采用VCSEL和12路多模光纤带的12路并行甚短距离传输系统。
本发明一种12路并行10Gb/s甚短距离传输系统，其特征在于，包括一个OC-192成帧器，生成16路STM-4信号，该帧信号通过一个分路转换器把这16路信号转换为10路信号同时生成1路奇偶校验信号和1路CRC校验信号，转换后的10路信号和1路奇偶校验信号通过一个缓存调整时序，然后与1路CRC校验信号同时传入一个传输控制器中，传输控制器对输入的12路信号的数据进行调整，使每路信道上都传输数据信息和控制信息，此时已经没有传输奇偶校验信号和CRC校验信号的专用信道，这12路信号传入一个8B/10B编码器编码后进入一个并/串转换器，转换为串行信号，通过一个并行光发送模块传输，信号传到一个并行光接收模块，被接收后通过一个串/并转换器转换为并行信号，并行信号通过一个8B/10B译码器译码后输入一个接收控制器，接收控制器把12路混合信号恢复成10路数据信号和1路奇偶校验信号1路CRC校验信号，同时实现线缆对称交叉检测功能、帧同步功能，同时实现线缆对称交叉检测功能、帧同步功能，然后信号通过一个队列缓冲进行比特对齐后输入检错&纠错器进行检错和纠错，并把经过检错和纠错后的数据信号转换为16路STM-4信号，16路STM-4信号最后传给一个OC-192成帧器；12路并行10Gb/s甚短距离传输系统把10路数据传输信道、1路纠错信道和1路检错信道变为12路同时传输数据和纠错检错信号的混合信道，并行传输数据。
其中该传输系统是一种采用VCSEL和12路多模光纤带的12路并行甚短距离传输系统。
其中传输控制输器是对16路STM-4信号重排的控制器，它把一个由16路STM-4帧组成的STM-64帧转换为12路并行数据块，其开始的12969列字节是STM-64的数据和纠错字节，12961列到14040列字节为检错字节，纠错字节插入开始的12960列字节中。
其中接收控制器是把接收的12路混合信号恢复成10路数据信号和1路奇偶校验信号1路CRC校验信号，接收控制器接收的一个帧的信号共14040列，从其中提取出数据信号，映射为10路并行信号，再提取奇偶校验信号和CRC校验信号，分别映射为1路信号，生成的12路信号并行传输。
其中接收控制器对第一个帧信号共14040列的第一列的12个比特信号检测，正常情况为第1路到第6路为A1字节，第7路到第12路为A1字节，如果线缆反插则第1路到第6路为A1字节，第7路到第12路为A1字节，通过这种差异可判断线缆连接的情况，实现线缆对称交叉检测，避免线缆反插。
其中接收控制器通过对接收的首帧第3列A1检测，结合第1列6个字节为A1，6个字节为A1的情况，确定帧头，实现帧同步。
本发明采用在12路传输通道中同时传输数据净荷和控制数据的方法，增强了数据传输的均衡性，减少了在原有2路控制数据传输信道上的带宽浪费，在性能和效率上有很大改进。
为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中图1是新型的12路并行10Gb/s甚短距离传输系统结构图；图2是新型的12路并行10Gb/s甚短距离传输系统的信道重排图；图3是新型的12路并行10Gb/s甚短距离传输系统的传输帧结构图；图4是含纠错字节的新型的12路并行10Gb/s甚短距离传输系统帧结构图；图5是含纠错和检错字节的新型的12路并行10Gb/s甚短距离传输系统帧结构图。
具体实施例方式
本发明的12路并行10Gb/s甚短距离传输系统，如图1所示，它包括发送和接收两个部分。发送部分是由一个OC-192成帧器101发出一个OC-192帧，这个帧为16路STM-4信号，每路频率为622MHz。通过一个分路转换器102把这16路信号转换为10路信号，同时生成1路奇偶校验信号和1路CRC校验信号，每路信号占用一个信道，其中10路数据信号占用1～10信道，奇偶校验信号占用第11信道，CRC校验信号占用第12信道。转换后的10路信号和1路奇偶校验信号通过一个缓存103调整时序，然后与1路CRC校验信号传入一个传输控制器104中。传输控制器104对输入的12路信号的数据进行调整，使每路信道上都传输数据信息和控制信息，包括第11路和第12路信道，此时已经没有传输奇偶校验信号和CRC校验信号的专用信道。这12路信号传入一个8B/10B编码器105编码后进入一个并/串转换器106，转换为串行信号，通过一个并行光发送模块107传输。接收部分是一个并行光接收模块108接收并行光发送模块107传来的信号，通过一个串/并转换器109转换为并行信号，通过一个8B/10B译码器110译码后输入一个接收控制器111。接收控制器111把12路混合信号恢复成10路数据信号和1路奇偶校验信号1路CRC校验信号。然后通过一个队列缓冲112进行比特对齐后输入检错&纠错器113进行检错和纠错，把10路数据信号转换为16路STM-4信号最后传给一个OC-192成帧器114，完成了从数据发送到接收的过程。
本发明有一个传输控制器104和一个接收控制器111。传输控制器104的主要功能是把10路数据信号和1路奇偶校验信号1路CRC校验信号转换为12路混合信号，接收控制器111主要是把12路混合信号恢复为10路数据信号和1路奇偶校验信号1路CRC校验信号。
一、传输控制器104的工作过程如图2所示，它需要实现16路STM-4信号到12路并行信号的信道重排，具体实现如下1、16到12路的并行转换，由SERDES完成。同样是映射的方式。每路STM-4信号顺序依次映射入1～12个信道中，第一路的第一个字节从信道1传输，第二路的第一个字节映射进第二信道，第一路的第13个字节再回到信道1，依照这样的顺序，直到整个帧的映射完成，再进行下一帧的操作。
2、去斜移、帧同步和线缆对称交叉检测功能可以有两种实现方法，一是帧首字节替换，在8B/10B编码过程中实现。二是将上图中，第7～12路的首帧A1字节取反，得到A1字节，实现线缆对称交叉检测功能，将第3列A1字节全部取反得到A1字节，以实现帧同步功能。
3、错误监测功能的实现。对前一个“块状帧”的每一路进行BIP-8计算后，得到的12个BC字节依次填入本帧的第18列，即第一列A2字节之后。接收端对本帧的每一路进行BIP-8计算后，和下一帧的第18列字节进行比较，以发现是否某一路出现了误码。不进行纠错，只检错时传输控制器104发送的帧结构如图3所示。
经过上述的处理后，该12路并行方案实现了帧同步和线缆对称交叉检测功能以及信道错误监测功能，但不纠错。经过8B/10B编码后，每路速率为1.0368Gb/s。
4、纠错功能的实现，此项功能可选。要实现纠错功能，必须附加更多的冗余信息，可以采用FEC，但是实现复杂，需要专门的模块进行设计实现。
(1)纠错字节的产生如图4所示在1、2的基础上，将图3中的每个STM-64帧的12960列进行纵向比特异或运算，总共得到了12960字节的纠错字节P，顺次横向填入本帧数据的最后。这样每个STM-64帧扩展为14040×12个字节，其中从12961列到14040列为1080×12个纠错字节。
(2)检错字节的产生如图5所示每一路以1080个字节为单位划分为一个“虚拟数据块”，依次对该数据块进行CCITT CRC 16生成多项式(X16+X12+X5+1)的CRC校验，这样每一路得到26字节的校验冗余，其中第26字节是对纠错字节的CRC校验。对该26字节再次进行CCITT CRC 16的CRC校验，得到附加的2字节，这样每一路共得到28字节的冗余CRC校验字节。一个块状帧共得到336字节的CRC校验。将第一路的28字节校验顺次填入下一帧第一路的4～16(A1)，18～32(A2)字节。
二、接收控制器111进行如下工作1)、根据首帧的并行3列字节进行帧同步和线缆对称交叉监测。接收控制器111通过对第一个帧信号共14040列的第一列的12个比特信号检测，正常情况为第1路到第6路为A1字节，第7路到第12路为A1字节，如果线缆反插则第1路到第6路为A1字节，第7路到第12路为A1字节，通过这种差异可判断线缆连接的情况，实现线缆对称交叉检测，避免线缆反插。接收控制器111通过对接收的首帧第3列A1检测，结合第1列6个字节为A1，6个字节为A1，确定帧头，实现帧同步。
2)、通过CRC校验的最后两个字节对本帧每一路的CRC进行校验，如果CRC正确，则转入下一步，否则认为CRC出现错误，不进行检错和纠错功能，直接转入第5步。
3)、将上一帧每一路的纠错字节12961～14040列分别进行CRC校验，同本帧的CRC 26字节进行比较，判断纠错字节是否出现错误，没有错误转入下一步，否则直接转入第5步。
4)、在捡错和纠错字节都没有错误的基础上，分别对上一帧每一路进行按照1080个字节“虚拟数据块”的大小进行CRC校验，如果12路中出现1路错误，则由上一帧中的相应纠错字节进行恢复。如果出现两路以上错误，则转入第5步。
5)、不进行检错和纠错，开始数据重排，恢复16路并行信号。
本发明产生的新型12路并行10Gb/s的甚短距离传输系统同VSR4-1.0的12路并行10Gb/s的甚短距离传输系统相比有以下不同一、12路全部用来传送数据信息，在块状帧的最后附加冗余的校验信息。整个块状帧的大小为14040×12字节，而OIF-VSR 4-1.0一个块状帧的大小为15552×12字节，减少了1512×12个字节。
二、利用了下一帧中重复的A1和A2字节，进行本帧的CRC校验，而OIF-VSR 4-1.0则是附加并行的两路进行校验，冗余大。本方案经过8B/10B编码后，冗余度为35％。
三、由于纠错功能可选，对于信道较好的情况，可以不必进行纠错，则纠错字节12961～14040列可以不加，在这种情况下，没有附加冗余。经过8B/10B编码后，每路速率为1.0368Gb/s。而OIF-VSR 4-1.0即使不采用附加的两路，每一路的链路速率仍为1.25Gb/s。
权利要求
1.一种12路并行10Gb/s甚短距离传输系统，其特征在于，包括一个OC-192成帧器，生成16路STM-4信号，该帧信号通过一个分路转换器把这16路信号转换为10路信号同时生成1路奇偶校验信号和1路CRC校验信号，转换后的10路信号和1路奇偶校验信号通过一个缓存调整时序，然后与1路CRC校验信号同时传入一个传输控制器中，传输控制器对输入的12路信号的数据进行调整，使每路信道上都传输数据信息和控制信息，此时已经没有传输奇偶校验信号和CRC校验信号的专用信道，这12路信号传入一个8B/10B编码器编码后进入一个并/串转换器，转换为串行信号，通过一个并行光发送模块传输，信号传到一个并行光接收模块，被接收后通过一个串/并转换器转换为并行信号，并行信号通过一个8B/10B译码器译码后输入一个接收控制器，接收控制器把12路混合信号恢复成10路数据信号和1路奇偶校验信号1路CRC校验信号，同时实现线缆对称交叉检测功能、帧同步功能，然后信号通过一个队列缓冲进行比特对齐后输入检错&纠错器进行检错和纠错，并把经过检错和纠错后的数据信号转换为16路STM-4信号，16路STM-4信号最后传给一个OC-192成帧器；12路并行10Gb/s甚短距离传输系统把10路数据传输信道、1路纠错信道和1路检错信道变为12路同时传输数据和纠错检错信号的混合信道，并行传输数据。
2.根据权利要求1所说的12路并行10Gb/s甚短距离传输系统，其特征在于，其中该传输系统是一种采用VCSEL和12路多模光纤带的12路并行甚短距离传输系统。
3.根据权利要求1所述的12路并行10Gb/s甚短距离传输系统，其特征在于，其中传输控制输器是对16路STM-4信号重排的控制器，它把一个由16路STM-4帧组成的STM-64帧转换为12路并行数据块，其开始的12969列字节是STM-64的数据和纠错字节，12961列到14040列字节为检错字节，纠错字节插入开始的12960列字节中。
4.根据权利要求1所述的12路并行10Gb/s甚短距离传输系统，其特征在于，其中接收控制器是把接收的12路混合信号恢复成10路数据信号和1路奇偶校验信号1路CRC校验信号，接收控制器接收的一个帧的信号共14040列，从其中提取出数据信号，映射为10路并行信号，再提取奇偶校验信号和CRC校验信号，分别映射为1路信号，生成的12路信号并行传输。
5.根据权利要求1所述的12路并行10Gb/s甚短距离传输系统，其特征在于，其中接收控制器对第一个帧信号共14040列的第一列的12个比特信号检测，正常情况为第1路到第6路为A1字节，第7路到第12路为A1字节，如果线缆反插则第1路到第6路为A1字节，第7路到第12路为A1字节，通过这种差异可判断线缆连接的情况，实现线缆对称交叉检测，避免线缆反插。
6.根据权利要求1所述的12路并行10Gb/s甚短距离传输系统，其特征在于，其中接收控制器通过对接收的首帧第3列A1检测，结合第1列6个字节为A1，6个字节为A1的情况，确定帧头，实现帧同步。
全文摘要
一种12路并行10Gb/s甚短距离传输系统，包括一个OC－192成帧器，生成16路STM－4信号，通过分路转换器变为10路信号，生成1路奇偶校验信号和1路CRC校验信号，然后传入一个传输控制器中调整，使每路信道上都传输数据，然后传入一个8B/10B编码器编码后进入一个并/串转换器，变为串行信号，接收控制器把12路混合信号恢复成10路数据信号和1路奇偶校验信号1路CRC校验信号，同时实现线缆对称交叉检测和帧同步功能，通过检错&纠错器进行检错和纠错后变为16路STM－4信号传给一个OC－192成帧器；12路并行10Gb/s甚短距离传输系统把10路数据信道、1路纠错信道和1路检错信道变为12路同时传输数据和纠错检错信号的混合信道，并行传输数据。
文档编号H04B10/2581GK1797997SQ20041009899
公开日2006年7月5日 申请日期2004年12月23日 优先权日2004年12月23日
发明者陈弘达, 周毅, 左超 申请人:中国科学院半导体研究所