专利名称：矩阵状总线连接系统的制作方法
技术领域：
本发明涉及矩阵状总线连接系统，它在多个主装置和多个从装置之间任意地连接而构成，能使多个主装置同时工作。
背景技术：
图2是概略表示传统的矩阵状总线连接系统的结构图。
该矩阵状总线连接系统由多个主装置1i(i＝1～m)和多个从装置2j(j＝1～n)以及用以将它们之间任意连接的矩阵状总线电路10构成。
矩阵状总线电路10概念上是这样的电路，它将设于每个主装置1i的专用的主侧总线和设于每个从装置2j的专用的从侧总线交叉而配置，按照主装置侧的访问请求控制交叉处的连接。
具体而言，矩阵状总线电路10由对应于与各主装置1i连接的专用的主侧总线而设的解码器(DEC)11i及选择器(SEL)12i和对应于与各从装置2j连接的专用的从侧总线而设的协调电路(ARB)13j及选择器14j构成。
解码器11i分析从主装置1i输出的地址后指定作为连接对象的从装置2j，对与该从装置2j对应的协调电路13j进行访问请求。另一方面，协调电路13j根据来自各解码器11i的访问请求的优先权和请求的顺序确定允许访问的主装置，并控制主侧的选择器12i和从侧的选择器14j。
图3是表示图2的矩阵状总线连接系统中的总线协议的基本动作的说明图。
主装置1i向矩阵状总线电路10输出数据传送目的地址addr、传送类型trans和传送次数信息burst。地址addr是指分配给各从装置2j的固有的识别编号。传送类型trans表示指定的地址addr是否连续，若连续则输出“SEQ”，若非连续则输出“NSQ”。另外，传送次数信息burst表示传送的数据的次数，若传送数预先已确定则输出“FIXED”，若未确定则输出“INCR”。
另一方面，由主装置1i指定的从装置2j是否能够进行数据传送的状态，用ready信号来应答。
以下以该矩阵状总线连接系统中从主装置11访问从装置2n为例说明其动作。
主装置1i将从装置2n的地址addr输出到专用的主侧总线。地址addr由与主装置11对应的解码器111读取并分析，并从该解码器111向从装置2n侧的协调电路13n输出访问请求。
协调电路13n中，来自主装置11的访问请求被保持在访问请求保持部(未图示)中。此时，若有来自其他主装置1x的访问请求，也被保持在访问请求保持部中。然后，访问请求保持部中保持的访问请求中优先等级最高的访问请求，由优先等级判定部(未图示)进行选择，允许对相符合的主装置(此时设为主装置11)进行访问。
从装置2n侧的协调电路13n一旦允许进行访问，该协调电路13n就向选择器14n输出使主装置11的总线连接的选择信号，同时向主装置11侧的选择器121输出使从装置2n的总线连接的选择信号。从而，主装置11和从装置2n被连接。
一旦被连接，主装置11就向从装置2n输出地址addr、数据的传送类型trans、关于传送次数的信息burst等，从装置2n就将应答信号ready返回给主装置11。其后，根据传送类型进行传送。
如此，矩阵状总线电路10将专门设置的总线分别连接到各主装置1i和各从装置2j，只要作为连接对象的从装置2j还未与其他主装置1i连接，各主装置1i就能够自由地与任意的从装置2j连接。
专利文献1特开平5-120221号公报
专利文献2特开平7-210501号公报专利文献3特开2003-30133号公报发明内容图4是说明图2中存在的问题的动作定时图。
图4中，由于主装置11在T15的周期访问从装置21，从输出访问请求信号req1to0到从装置21侧的协调电路131接受该信号并在T16周期中输出主装置11对从装置21的访问许可信号activ1to0为止，需要1个周期。因此，主装置11在T15周期中对从装置21作出的访问，在该从装置21中从T16周期开始。因此，即使重复对相同的从装置21进行访问时，总是存在产生1个周期的延迟的问题。
本发明旨在提供这样的矩阵状总线连接系统，在该系统中从主装置对同一从装置反复进行访问时不产生延迟。
本发明的特征在于矩阵状总线连接系统中设有，通过将访问对象装置的地址输出到各专用的主侧总线进行连接请求的多个主装置，与作了所述连接请求的主装置之间通过各专用的从侧总线进行数据传送的多个从装置，设于每个所述主装置的、分析从该主装置输出的地址并指定成为连接对象的从装置后输出连接请求信号的解码器，设于每个所述从装置的、基于所述各解码器供给的连接请求信号控制所述主装置和该从装置之间的连接的协调电路，以及按照所述各协调电路供给的选择信号将相符合的从侧总线和主侧总线连接的选择器；所述各协调电路存储最后进行连接控制的主装置的地址，在同一主装置再次有连接请求时省略基于该连接请求的主装置和从装置之间的连接控制。
本发明具有这样的结构设于每个从装置的协调电路存储作了最后连接控制的主装置的地址，在同一主装置再次有连接请求时省略基于该连接请求的主装置和从装置之间的连接控制。由此，在同一主装置和从装置之间再次进行数据传送时，主侧总线和从侧总线的连接保持不变，因此，不需要进行总线的连接控制的时间，从而具有能够消除访问延迟的效果。
图1是表示本发明的实施例1的矩阵状总线连接系统的结构图。
图2是概略表示传统的矩阵状总线连接系统的结构图。
图3是表示图2的矩阵状总线连接系统中的总线协议的基本动作的说明图。
图4是说明图2中存在的问题的动作定时图。
图5是表示图1的动作定时之一例的示图。
符号说明1i主装置2j从装置10A矩阵状总线电路11i解码器12i、14j选择器13Aj协调电路15i、j请求控制电路具体实施方式
各协调电路中设有，访问结束时将对访问的选择信号照原样保持，同时将最后访问的主装置的地址存储的存储部件，有了新的连接请求时，将该连接请求与主装置的地址进行比较。于是，若为来自同一主装置的连接请求，则不进行新的连接控制。因此，上次的连接状态被维持下来，主装置能够没有延迟地连接到从装置。
对于本发明的上述以及其他的目的和新的特征，在参照附图研读了以下的最佳实施例的说明后，当能有更全面的了解。但是，附图专用于对说明书进行解释，并不对本发明的范围构成限定。
实施例图1是表示本发明的实施例1的矩阵状总线连接系统的结构图，与图2中的要素相同的要素以共同的符号标示。
该矩阵状总线连接系统，由与图2相同的多个主装置1i(i＝1～m)和多个从装置2j(j＝1～n)以及为了在它们之间任意连接的与图2有若干不同的矩阵状总线电路10A构成。
这里，主装置1i能够例如像CPU(中央处理装置)和DMA(直接存储器访问)那样，通过输出地址addr指定作为访问对象的装置。另外，从装置2j例如像输入输出装置或存储装置等装置那样，通过地址addr接受来自主装置1i侧的访问。
矩阵状总线电路10A中，除了与连接到各主装置1i的专用的主侧总线对应地设置的解码器(DEC)11i和选择器(SEL)12i，以及与连接到各从装置2j的专用的从侧总线对应地设置的协调电路(ARB)13Aj和选择器14j以外，还设有与各主装置1i和从装置2j对应设置的请求控制电路15i，j。
解码器11i分析主装置1i输出的地址并指定作为连接对象的从装置2j，并向对应于该从装置2j的请求控制电路15i，j输出访问信号reqi。
请求控制电路15i，j根据解码器11i供给的访问信号reqi和协调电路13Aj供给的当前主编号mnoj，按照后述的逻辑进行对从装置2j的访问请求。
协调电路13Aj设有存储当前执行中或最后执行的主装置1i的编号的存储器，具有将该存储器存储的主装置1i的编号作为当前主编号mnoj供给请求控制电路15i，j的功能。另外，协调电路13Aj与传统的协调电路13j一样，根据各解码器11i供给的访问请求的优先等级或请求的顺序确定允许访问的主装置，并控制主侧的选择器12i和从侧的选择器14j。
选择器12i按照各协调电路13j供给的选择信号，选择从装置2j侧的总线与主装置1i侧的总线连接。选择器14j按照对应的协调电路Aj供给的选择信号，选择主装置1i侧的总线与从装置2j侧的总线连接。
表1是表示请求控制电路15i，j的动作逻辑的表。
表1请求控制电路15i，j的动作逻辑
如该表1所示，若提供给请求控制电路15i，j的访问信号reqi指定的从装置2的地址(＝i)与协调电路13Aj供给的当前主编号mnoj(＝j)相同，就控制成停止对该协调电路13Aj的访问请求。另一方面，若由访问信号reqi指定的从装置2的地址(＝i)与协调电路13Aj供给的当前主编号mnoj(＝j)不同，就控制成输出对该协调电路13Aj的访问请求。另外，若不存在访问信号reqi，当然就停止对协调电路13Aj的访问请求。
这样的矩阵状总线连接系统中，对应于各从装置2j而设的协调电路13Aj将最后访问的主装置1i的编号(＝i)作为当前主编号mnoj存储。然后，再有来自同一主装置1i的访问时，由请求控制电路15i， j将向对应的协调电路13Aj的访问请求掩蔽。从而，协调电路13Aj的协调动作被省略。
图5是表示图1的动作定时的一例。
该例中，在第一次访问时协调电路13A不进行协调动作。由于接着的第二次访问是来自最后访问的主装置以外的主装置的访问，协调电路13A就执行协调动作。
将对从装置2n最后的访问设为从主装置11开始，作为初始状态。
在T2周期，从主装置11的总线输入地址addrm1。在T2周期，由于表示许可使用从装置2n的总线的连接控制active1ton已被输出，输入到主装置11的总线的地址addrm1＝A的访问，被无时间延迟地直接输出到从装置2n的总线。此时，输入到协调电路13An的从主装置11对从装置2n的访问请求req1ton不被输出。
在T8周期，一旦从最后访问的主装置11以外的主装置即主装置2输入addrm2＝B的访问，就从输入到协调电路13An的主装置12输出对从装置2的访问请求req2ton。
对应于访问请求req2ton，协调电路13An开始协调动作，并在T9周期输出连接控制active2ton。T9周期以后，最后作了访问的主装置12对从装置2n能够对从装置2n进行访问。
权利要求
1.一种矩阵状总线连接系统，其中设有多个主装置，通过将访问对象装置的地址输出到各专用的主侧总线进行连接请求；多个从装置，在与作了所述连接请求的主装置之间通过各专用的从侧总线进行数据传送；设于每个所述主装置的解码器，分析从该主装置输出的地址并指定作为连接对象的从装置，并输出连接请求信号；设于每个所述从装置的协调电路，基于所述各解码器供给的连接请求信号控制所述主装置和该从装置之间的连接；以及选择器，按照所述各协调电路供给的选择信号将相符合的从侧总线和主侧总线连接；其特征在于所述各协调电路存储最后作了连接控制的主装置的地址，在同一主装置再次有连接请求时省略基于该连接请求的主装置和从装置之间的连接控制。
全文摘要
在本发明的矩阵状总线连接系统中，在同一主装置作了连接访问请求时，由从装置侧的协调电路进行相同的协调动作而造成的延迟得到消除。各协调电路存储最后作了连接控制的主装置的地址，同时将访问结束时对选择器的选择信号照原样保持。一旦有新的连接请求，就将进行该连接请求的主装置的地址与最后被访问的主装置的地址进行比较。然后，若为来自同一主装置的连接请求，则不进行新的连接控制。从而维持上次的连接状态，主装置能够无延迟地与从装置连接。
文档编号H04L12/413GK1684054SQ200410102048
公开日2005年10月19日 申请日期2004年12月15日 优先权日2004年4月13日
发明者石田圭太郎 申请人:冲电气工业株式会社