用于无线数字多媒体发射的方法和系统的制作方法

文档序号:7609013阅读:202来源:国知局
专利名称:用于无线数字多媒体发射的方法和系统的制作方法
技术领域
本发明总体上涉及无线多媒体系统。
II.背景技术可以使用通常所说的数字可视接口(Digital visualInterface,DVI)和高清晰多媒体接口(High Definition Multi-media Interface,HDMI)两个协议之一,来把数字视频从诸如计算机或机顶盒(Set Top Box,STB)之类的源发射到诸如视频监视器或娱乐显示器以及相关联的音频和控制功能之类的显示器。已经被开发出来主要用于计算机的DVI以及已经被开发出来主要用于数字显示器的HDMI打算供有线传输使用。
如这里所认识到那样,为了节省桌子的空间并且为了增加人们在室内的活动度和视线,可能希望在使用最少接线的显示器上观看多媒体。例如,可能希望把投影仪安装在天花板上或把等离子显示器或液晶高清晰(HD)电视显示器安装在不碍事的墙壁上,并且能够在不需要线路的情况下接收多媒体数据用于显示,这是因为如我们所知的,虽然电源线存在于天花板和墙壁内,不过数据传输线路常常并不存在于天花板或墙壁内。
然而,本发明进一步理解到,不是任何无线传输系统都可以。具体地说,如果使用诸如IEEE 802.11(b,g或a)之类的无线链路,所述无线链路具有不足以携带诸如未压缩的高清晰(HD)视频之类的未压缩多媒体的带宽,那么必须发射压缩的多媒体视频(标准清晰度或高清晰度),要求在源具有相对昂贵的压缩模块并且在显示器具有解压缩模块。诸如IEEE 802.11(a)之类的某些链路具有足以携带压缩的HD视频但是不足以携带未压缩的SD或HD视频的带宽。因为在802.11(a)的情况下所述链路足够远(延伸到其始发的房间之外),其中可以在发射设备的即时位置之外检测所述链路,所以还可以暗含802.11(a)的版权保护的情形。抱着这种想法,本发明认识到需要非常短程(优选定向)的高带宽无线链路,所述链路尤其适于短程无线传送未压缩的多媒体,尤其是被称为HD视频的相当多类型的多媒体。
在任何情况下,如上所述对于DVI标准,并没有预想无线发射。本发明认识到为了实现无线短程发射DVI数据,DVI接收器芯片可以接收用于表示DVI时钟、数据和控制功能的1时钟线和3数据物理信号流,并且将其多路分解为24位视频的基带视频和7个控制线路。基带视频可以被馈送到处理器,所述处理器重新多路复用所述信号并且生成“同相(in-phase)”I和“正交(quadrature)”Q信号,所述信号可以被无线上变频(调制)并且无线发送到DVI发射器芯片。DVI发射器芯片可以执行以上过程的逆以便生成时钟和3数据物理信号流,所述物理信号流被发送来驱动显示器。
本发明非常有判断力地认识到,上述系统非常有用而且可以被进一步简化。因此,这里提供了解决方案。

发明内容
一种系统包括在第一衬底上的最小化传输差分信号(transitionminimized dfferential signaling,TMDS)接收器,TMDS接收器被配置为接收数字可视接口(DVI)或高清晰多媒体接口(HDMI)数据。发射器处理器在第一衬底上并且接收来自TMDS接收器的数据。发射器处理器可以被实现为现场可编程门阵列(field programmable gatearray,FPGA)或专用集成电路(application specifec integratedcircuit,ASIC)。第一衬底上的无线发射器接收来自发射器处理器的数据以供其无线发射。
所述系统还包括无线接收器,被配置为接收来自无线发射器的数据,并且接收器处理器接收来自所述无线接收器的数据。像所述发射器处理器一样,所述接收器处理器可以由FPGA或ASIC实现。TMDS发射器被配置为接收来自接收器处理器的数据并且向显示器输出DVI输入信号。因而优选的系统在处理期间不会使数据简化为基带视频信号。
优选的发射器处理器可以包括锁相环电路以用于时钟稳定,包括去抖动电路以用于输入数据稳定,并且所述发射器处理器优先于差分编码数据应用前向纠错。发射器处理器可以响应于从TMDS接收器所接收的3数据和1时钟TMDS流来向无线发射器输出I和Q数据。
依照另一方面,用于无线发射视频数据的方法包括在物理信号流接收器接收所述视频数据,把所述数据译为物理信号流,并且把所述物理信号流译为适于由无线发射器调制的数据。在任何时候都不把数据译为基带视频就着手进行翻译动作,继而无线发射所述数据。所述方法包括接收数据并且翻译根据所接收的数据而解调的数据。然后,根据所解调的数据来翻译物理信号流数据,并且同样在任何时候都不把数据译为基带视频就着手进行这些翻译动作。使用物理信号流发射器来把所述数据输出到显示设备。
依照又一方面,数字视频发射器包括发射器处理器,被配置为接收用于表示数字视频数据的物理信号流,并且基于此在不翻译用于表示所述数字视频数据的基带信息的情况下,输出适于由无线发射器来处理的正交信号。
依照又一方面,数字视频接收器包括接收器处理器,被配置为接收所解调的正交信号,并且基于此在不翻译用于表示所述数字视频数据的基带信息的情况下,输出用于表示数字视频数据的物理信号流。
可以根据附图来更好地理解本发明的细节,包括其结构和操作,其中同样的附图标记指的是同样的部分,并且其中


图1是示出所发明系统的框图;图2是本发射器逻辑的流程图;和图3是本接收器逻辑的流程图。
具体实施例方式
首先参照图1,示出了总体上被指代为10的系统,所述系统包括数字可视接口(DVI)或HDMI数据的源12,其可以是机顶盒、膝上型计算机或其它多媒体计算机或服务器。或者它可以是卫星、广播或电缆接收器,或者它可以是DVD播放器或其它多媒体源。
所述数据被发送到发射器板16的物理信号接收器14,所述发射器板16优选在单个衬底上包含其所有组件。在优选实施例中,接收器14是最小化传输差分信号(TMDS)接收器。
接收器14的输出被发送到发射器处理器18,所述发射器处理器18可以由专用集成电路(ASIC)或现场可编程门阵列(FPGA)来实现。处理器18依照下面的公开内容处理所述数据以便由无线发射器20经由发射天线22来无线发射。如下面所进一步阐明,发射器处理器18尤其可以把输入数据译为I和Q正交信号,诸如支持QPSK、DQPSK或无线发射器20的类似的调制需要的信号。还可以在视频数据流内多路复用用于显示器的附加控制信号。还可以实现错误校正,所述错误校正适于依照在本领域中已知的无线发射原理来无线发射,并且如果要求的话可以使用数据加密。
在任何情况下,经由无线链路向接收器天线24无线发射多媒体数据,所述接收器天线24向接收器板27的无线接收器26发送所述数据,所述接收器板27优选在单个衬底上包含其所有组件。依照本原理,链路带有足够高的频率以致基本上不能在房间外面接收所述链路上的信号。还可以在链路上以未压缩形式来发射多媒体信号,使得每秒发射那么多的数据以致私传(bootlegging)内容在实质上是行不通的,尽管不希望一些数据还是可以被压缩的。如果要求的话还可以以压缩形式发射所述数据。优选地是,发射器20和接收器26(以及在它们之间的链路)在近似六十千兆赫(60GHz)的固定(不变的、只此一值)频率工作,并且更为优选地是在59GHz-64GHz的范围内操作,并且链路具有至少两千兆比特/秒(2.0Gbps)的数据速率,优选是固定的。当使用DQPSK时,数据速率可以是2.2Gbps,并且链路可以具有近似2.5Gbps的数据速率。所述链路可以具有两个半千兆赫(2.5GHz)的固定带宽。
抱着这个想法,现在可以理解无线发射器20优选包括编码器,用于依照在本领域中已知的原理来编码。所述数据由30.125GHz调制器在近似30GHz上调制,并且被分谐波混频器(Subharmonic Mixer)上变频为近似60GHz的频率以便在链路30上发射。使用上述宽信道以及更简单的调制方案,诸如不局限于DQPSK、QPSK、BPSK或8PSK,可以实现高数据率然而却很简单的系统。例如,当使用DQPSK时,可以实现为符号速率两倍的数据速率。对于8PSK,可以实现3.3Gbps的数据速率。
可以进一步理解,无线接收器26包括与无线发射器20互补的电路,即下变频器、60GHz解调器和解码器。在任何情况下,来自无线接收器26的I和Q数据被发送到接收器处理器28以用于错误校正并且用于根据所述I和Q数据来恢复3数据物理信号流。接收器处理器28例如可以由ASIC或FPGA实现。接收器处理器28的输出被发送到TMDS发射器30,所述TMDS发射器30经由电缆或其它线路向显示设备32发送数据,所述显示设备32可以是诸如DVD播放器或TV或其它播放器之类的媒体播放器的一部分。显示设备32解密多媒体数据(如果加密的话)并且在显示器上展示所述数据,所述显示器诸如阴极射线管(cathode ray tube,CRT)、液晶显示器(liquid crystal display,LCD)、等离子体显示板(plasma display panel,PDP)或TFT或具有屏幕的投影仪等。
技术人员现在可以理解系统10并不在发射器芯片16中包括完整的DVI或HDMI接收器,或者在接收器芯片27中包括完整的DVI或HDMI发射器。因而,系统10并不根据从源12所接收的3数据和1时钟TMDS流来导出或翻译二十四线的基带视频和控制信号,也不在向显示设备32输出数据之前根据I和Q信号来翻译基带视频,其中所述I和Q信号经由无线链路从发射器16接收。
依照本发明,可以把发射器16的组件(14和18)包含在单个芯片或独立的衬底上。实际上,发射器16可以被集成到源12中。同样,无线接收器27的组件(28和30)可以被实现在单个芯片上,并且如果要求的话可以被集成到显示设备32中。
图2和3分别图示了发射器16和接收器27的操作。在图2中的块34开始,从源12接收DVI数据并且在块36由TMDS接收器14将其译为3数据物理信号流。所述数据被发送到发射器处理器18,在块38所述发射器处理器18使用在本领域中已知的锁相环(PLL)原理来稳定信号时钟,并且还依照在本领域中已知的去抖动原理来对所述信号应用去抖动。在块40,稳定后的3数据和1时钟物理流被多路复用为2个流。如果要求的话,在块40发射器处理器18还可以应用前向纠错(例如使用Reed-Solomon原理),使数据随机化并且差分编码所述数据。
块42表明重要地是,处理器42把3数据物理信号流译为I和Q正交调制输入数据,所述正交调制输入数据被输入到无线发射器20。在块44,无线发射器20上变频所述数据并且依照在本领域中已知的无线发射原理来无线发射所述数据。
现在参照图3,在块46所述数据由无线接收器26接收并且被下变频为I和Q数据。I和Q数据被发送到接收器处理器28,在块48,所述接收器处理器28多路分解所述I和Q数据并且将其译为3数据和1时钟物理信号流(并且如果要求的话,所述接收器处理器28可以承担常规的功能,诸如解码等)。3数据物理信号流被发送到TMDS发射器30,所述TMDS发射器30向显示设备32发送3数据物理信号流以便在块50显示。
虽然这里所示并详细描述的特定的“用于无线数字多媒体发射的方法和系统”完全能够达到本发明的上述目的,然而它应当被理解为是本发明的优选实施例并且因而成为本发明能够被广义预期的主题的代表,本发明的范围完全包含了对那些本领域技术人员来说显而易见的其它实施例,并且据此本发明的范围仅由附加权利要求来限制,其中对元件的单数引用并不意在表示“一个且只是一个”(除非显示地这样声明),而是表示“一个或多个”。本发明的一个设备或方法并不针对本发明所设法解决的每一个以及所有的问题,因为这种设备或方法被权利要求所包含。此外,不管在本公开内容中的元件、组件或方法步骤是否在权利要求中显式地陈述,所述元件、组件或方法步骤并不意在公开给公众。除非使用短语“用于...的装置”来明确地陈述这里所要求的元件,或者在方法权利要求的情况下,所述元件被陈述为“步骤”而不是“动作”,否则所述元件不应当依据35U.S.C.的部分112第六段来解释。如果在此没有表述定义,权利要求的术语将被给予所有普通且惯常的且不会与本说明书和文件历史记录相抵触的含义。
权利要求
1.一种系统,包括在第一衬底(16)上的最小化传输差分信号(TMDS)接收器(14),被配置为接收以下至少一个数字可视接口(DVI)数据和高清晰多媒体(HDMI)数据;在所述第一衬底(16)上的至少一个发射器处理器(18),并且用于接收来自所述TMDS接收器(14)的数据,所述发射器处理器(18)由以下之一来实现现场可编程门阵列(FPGA)和专用集成电路(ASIC);在所述第一衬底(16)上的至少一个无线发射器(20),并且用于接收来自所述发射器处理器(18)的数据以用于其无线发射;至少一个无线接收器(26),被配置为接收来自所述无线发射器(20)的数据;至少一个接收器处理器(28),用于接收来自所述无线接收器(26)的数据,所述接收器处理器(28)由以下之一来实现现场可编程门阵列(FPGA)和专用集成电路(ASIC);和最小化传输差分信号(TMDS)发射器(30),被配置为接收来自所述接收器处理器(28)的数据并且向显示器输出以下至少一个DVI和HDMI,输入信号。
2.如权利要求1所述的系统,其中所述系统在处理期间不会使数据简化为基带视频信号。
3.如权利要求1所述的系统,其中至少所述发射器处理器(18)包括锁相环电路以用于时钟稳定。
4.如权利要求1所述的系统,其中至少所述发射器处理器(18)包括去抖动电路以用于输入数据稳定。
5.如权利要求1所述的系统,其中至少所述发射器处理器(18)优先于差分编码数据应用前向纠错。
6.如权利要求1所述的系统,其中至少所述发射器处理器(18)向所述无线发射器(20)输出I和Q数据。
7.如权利要求6所述的系统,其中所述发射器处理器(18)接收来自所述TMDS接收器(14)的3数据TMDS数据和1TMDS时钟流。
8.一种数字视频发射器,包括至少一个发射器处理器(18),被配置为接收用于表示数字视频数据的物理信号流,并且基于此在不翻译用于表示所述数字视频数据的基带信息的情况下,输出适于由无线发射器(20)来处理的正交信号。
全文摘要
数字可视接口(DVI)或高清晰多媒体接口(HDMI)数据被从源(12)接收并发送到发射器芯片(16),所述发射器芯片(16)包括最小化传输差分信号(TMDS)接收器(14),用来输出用于表示DVI或HDMI数据的3数据和1时钟的物理信号流。此流被ASIC或FPGA(18)译为I和Q数据并且发送到无线发射器(20),以便在并没有在发射器芯片上把所述数据译为基带视频的情况下例如向附近的显示设备调制、上变频和发射。显示设备具有接收器芯片(27),所述接收器芯片(27)实质上是发射器芯片(16)的逆。
文档编号H04W88/02GK1939072SQ200480033813
公开日2007年3月28日 申请日期2004年10月14日 优先权日2003年11月17日
发明者R·哈达克, D·A·德施 申请人:索尼电子有限公司, 索尼株式会社
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1