专利名称：在传感器电路的列电路中的像素信号装仓和内插的制作方法
技术领域：
本发明总地来讲涉及图像传感器，并且具体来说，涉及用于这些传感器的电荷域模拟读出电路。
背景技术：
图像传感器在多种多样的领域得到了应用，包括机器视觉、机器人学、制导和导航、汽车应用和家庭用品。在很多智能图像传感器中，希望集成片上电路来控制图像传感器并且对输出图像进行信号和图像处理。只可惜，已经是用于图像传感器的主要技术之一的电荷耦合器件(CCD)不容易参与到大规模信号处理当中并且不容易与CMOS电路集成在一起。而且，CCD是通过将信号电荷相继送过半导体来加以读出的，并且读出速度因为需要几近完美的电荷传递而受到限制。
有源像素传感器(APS)(在像素单元格内有一个或多个有源晶体管)可以做得与CMOS技术相容并且保证有比无源像素传感器高的读出速度。通常将有源像素传感器排列成元件的阵列，可以例如一次读出该阵列的一列。各个列可以在同一时间读出、驱动和缓存，以便由读出电路进行感测。
附图1表示示范性的CMOS有源像素传感器集成电路芯片，该芯片包括有源像素传感器阵列30和控制器32，控制器32提供定时和控制信号，用以允许读出存储在像素中的信号。示范性阵列具有N乘M个像素的大小，并且一般来说，阵列30的大小取决于具体的实施情况。使用列并行读出体系结构一次读出成像器的一行。控制器32通过控制垂直寻址电路34和行驱动器40的操作选择阵列30中的某一行像素。将存储在选定像素行中的电荷信号提供给读出电路42。使用水平寻址电路44能够相继地读出列的像素。在典型情况下，各个像素给出复位输出信号Vout1和代表集中周期期间累积的电荷的信号Vout2，这些信号在读出电路42的输出端给出。
如附图2所示，阵列30包括多个CMOS有源像素传感器50的列49。各个列49包括多行传感器50。可以将来自某一列中的有源像素传感器50的信号读出到与该列相关联的读出电路52。可以将存储在读出电路52中的信号发送到整个像素阵列30共用的输出级54。然后可以将模拟输出信号发送到例如差分模拟到数字转换器(ADC)。
在从CMOS图像传感器的列中进行读出的差分电荷模式的读出处理期间，会引入额外的噪声和低帧频。为了对此加以补偿，当前的读出电路使用二次采样(在子分辨率模式下)来增大帧频。在大多数成像应用中，像素是随着每次像素时钟脉冲加以采集的(除了消隐期间之外)。二次采样通过以低于基本像素时钟频率的速度采集像素来增大帧频。例如，可以对应于两个像素时钟的脉冲采集一个像素，以给出为基本像素时钟频率1/2的有效采样速率。使用二次采样使得较高频率的像素时钟速率，以便对较低频率的采样提供时钟控制。
不过，在二次采样期间，像素是相继而非连续地读出的。换句话说，要跳过某些像素，获得较低的分辨率，才能换来可能较高的帧频。所需要的是一个图像传感器，其中读出电路通过降低图像失真而改善了子分辨率特性。
发明内容
总地来说，本发明的实施方式给出了将信号装仓结合到读出电路中的成像电路、系统和相关方法。装仓(binning)被定义为在单独一次操作内累积和内插多个像素的电荷并且读出它们。通过将装仓结合到读出电路中，可以实现各种不同的子分辨率处理，以最小化混叠效应。此外，通过对装仓使用模拟处理，可以降低信号带宽。这相应地降低了传感器的总功耗。使用模拟装仓的额外益处是，与在数字域中相比，通过装仓实现的信号与噪声比(SNR)优势在模拟域中更加显著。
通过下述结合附图给出的本发明的详细说明，本发明的这些和其它特征与优点将会变得更加显而易见，其中附图1是示范性的现有技术CMOS有源像素传感器芯片的框图；附图2是常规有源像素传感器阵列和读出电路的框图；附图3是示范性电荷模式读出电路；附图4表示按照本发明的一种示范性实施方式通过实施分割电容器结构进行的垂直装仓；附图5图解说明按照本发明的另一种示范性实施方式的在列线当中进行的水平求平均方案；附图6图解说明按照本发明的另一种示范性实施方式的1/2电容线求平均电路；附图7表示针对附图6的电路的示范性颜色求平均操作；附图8图解说明按照本发明的一种示范性实施方式的针对像素矩阵的第一方块的示范性颜色求平均处理；附图9图解说明按照本发明的一种示范性实施方式针对像素矩阵的第二方块的示范性颜色求平均处理；附图10图解说明按照本发明的一种示范性实施方式的针对像素矩阵的第三和第四方块的示范性颜色求平均处理；附图11表示在进行附图8-10的求平均处理之后的被装仓的像素矩阵；附图12是按照本发明的实现VGA拜耳图形的示范性结构，其中对来自三行和三列的像素进行求平均；附图13图解说明按照本发明的2/3分辨率装仓方案，其中对像素矩阵中的三列中的两行进行求平均；附图14图解说明按照本发明的装仓方案，其中跳过每个第三列，以便平均出两列和两行；附图15A图解说明按照本发明的另一种实施方式实现1024×768RGB分辨率的示范性水平装仓方案；附图15B图解说明按照本发明的再另一种实施方式实现1280×1024 RGB分辨率的示范性水平装仓方案；附图15C图解说明按照本发明的再另一种实施方式的实现“1/3跳过”VGA拜耳分辨率的示范性水平装仓方案；附图16图解说明按照本发明的再另一种实施方式的Mg-Cy-Ye-G滤色器阵列，通过该阵列计算颜色分离值；附图17图解说明按照本发明的再另一种实施方式的成像设备的框图；附图18图解说明使用按照本发明的任何一种实施方式构成的装仓电路的处理系统。
具体实施例方式
附图3图解说明用于图像传感器的差分电荷域读出电路150，其中列读出电路100接收沿着列线101从像素过来的信号。在本发明的申请人共同受让的美国专利US6222175中可以找到这种电路的例子，该美国专利以引用的方式整体并入本文。读出电路100包括负载晶体管102，该负载晶体管102在其栅极处接收信号(VLN)。如现有技术中公知的，VLN信号激活负载晶体管102，使其提供列线101上的负载。列线101此外还与两个采样和保持电路相耦合，这两个采样和保持电路用于在施加了第一采样和保持信号(SHS)的时候保存像素信号电平和在将第二采样和保持信号(SHR)施加给读出电路150的时候保存复位电平。对复位和像素信号电平二者进行采样使得相关双采样(CDS)能够得以执行，这一相关双采样能够降低与相连像素相关联的复位噪声以及与像素传感器中的源极跟踪器电路相关联的噪声。
第一采样和保持电路包括可以被实现为晶体管的开关103和电容器106。将第一采样和保持信号SHS施加给开关103，来控制开关103是处于导通还是非导通状态。第二采样和保持电路也包括开关104(其也可以被实现为晶体管)和电容器107。将第二采样和保持信号SHR施加给开关104，用来控制开关104的状态。通过分别闭合开关109和108，能够将电容器106、107保持在参考电压(VCL)上。信号clampS控制开关109的状态，而信号clampR控制开关108的状态。
除了采样和保持电路之外，列读出电路100包括消弧开关(crowbarswitch)105，该消弧开关105也可以被实现为晶体管。消弧晶体管105的状态是由外部消弧控制信号(CB)控制的。使用消弧开关105能够帮助降低由(上面介绍的)列并行读出结构引起的列与列的差异造成的固定图形噪声(FPNfixed pattern noise)。
由电容器106、107存储的信号可以通过相应的列选择开关110、111(可以被实现为晶体管)传送到输出级120。施加给开关110、111的列选择信号(ColSel)控制这些开关110、111是导通的还是非导通的。当列选择开关110(或111)导通时，采样电容器106(或107)得以直接耦合到与输出级120相连的总线117(或118)。应当意识到，如果希望的话，可以使两个开关110、111在同一时刻闭合。还应当理解，可以用任何其它适当的存储装置来替代电容器106、107。
如前面提到的，电荷域读出电路150的输出级120是整个像素阵列30共用的。这样，虽然在附图3中仅示出了单独一个电路150，可以有多个列读出电路与输出级120相耦合。输出级120包括开关积分器，该开关积分器进一步包括差分运算放大器112、两个分别耦合在输出Vout1、Vout2与运算放大器112的负端子和正端子之间的反馈电容器113、114。复位开关115、116分别耦合在输出Vout1、Vout2与运算放大器112的负端子和正端子之间。通过使用信号Rst_amp使相关联的复位开关115、116导通，可以有选择地复位各个积分器输出级120。运算放大器112给出两个输出信号Vout1、Vout2，然后这两个输出信号被传送到模拟到数字转换器(附图3中未示出)。
附图4图解说明本发明的一种实施方式，其中在附图3的读出电路100中实现垂直装仓处理。在附图4所示的示范性实施方式中，将附图3的电容器106、107被“分割”开来。将电容器106、107的电容值用多个较小的电容性元件209-216代替，各个电容元件构成原始电容的一部分(例如，1/4)。各个电容器209-216与相应的开关201-208相耦合，其中各个开关201-208是可控制的，用以在预定采样顺序下对阵列30(附图2)获得不同的分辨率。例如，如果在工作期间所有的开关201-208都闭合，则电容器209-216应该在本质上表现为一个电容器(即，最高分辨率)，并且有效电容应该与附图3中所示的相同。应当理解，虽然附图4中的实施方式示出了四个电容器的结构(即，各个电容器分为4个电容性元件)，但是可以使用任何数量的电容器分割方式(2、3、4、6等)。作为另一个例子，如果只有一半开关闭合，则读出电路将会处于1/2分辨率状态。
举例来说，附图4的实施方式可以与单色传感器方案一起使用，在这种情况下，可以将传感器构成为支持垂直方向上的最高分辨率、1/2分辨率和1/4分辨率。为了简明，在该例中假设水平分辨率是在芯片外部定义的。在1/2分辨率的情况下，通过启用与电容器之中的两个电容器相关联的相应开关(例如，开关201-202和205-206)，对从阵列的第一行接收到的信号进行采样并且将其存储在所述两个电容器(例如，电容器209-210和213-214)上。通过启用另两个电容的相应开关(例如，开关203-204和207-208)，对从第二行接收到的信号进行采样并且将其存储在所述另两个电容器(例如电容器211-212和215-216)上。在对数据进行了采样之后(在消弧操作期间)，将电容器209-216的左侧板短路，其中输出第一和第二行的平均信号。应当注意，附图4的电路的增益会在这一操作期间保持稳定，这增加了使用这一电路的灵活性。
在1/4分辨率操作的情况下，将从列中的第一个四行接收到的信号分别采样到相应的电容器209-212、213-216。在保存了四行之后，将电容器209-216的左侧板短路，以对于该特定的列输出这四个行的平均信号。
在使用彩色传感的时候，一般来说使用拜耳图形来获取彩色图像。拜耳彩色滤波器阵列在本领域中是公知的，并且用于以数字方式获取彩色图像。彩色滤波器的拜耳图形是这样的像素总数的一半是绿色，而四分之一剩余像素是红色，并且四分之一剩余像素是蓝色。
在对4行像素进行1/2分辨率操作的情况下，读出来自第一行的彩色信号并且将其采样到各个采样线的头两个电容器209-210、213-214上(即，将像素信号采样到电容器209-210上，将复位信号采样到电容器213-214上)。接下来，将第三行上的信号采样到该采样线的另两个电容器211-212、215-216上。然后将各个采样线的四个电容器209-212、213-216一起短路；(经由开关110、111)读出行1和3的平均和。对行2和4重复进行同样的处理，其中如上所述那样对行信号求平均并且加以读出。
对彩色信号进行的1/4分辨率读出处理类似于上面介绍的1/2分辨率，其中首先将行1、3、5和7存储在相应的电容器209-212、213-216上，对它们求平均并且读出；随后，将行2、4、6和8存储在相应的电容器209-212、213-216上，对它们求平均并且加以读出。
转到附图5，示出了本发明的另一种实施方式，其中各个装仓电路500具有经相应的开关502、503与相邻电路501相耦合的采样和保持像素信号以及采样和保持复位信号节点。装仓电路501还通过开关504、505与相邻装仓电路(未示出)连接。根据需要，可以加入额外的装仓电路，并且输出端(BIN1和BIN2)送出“水平”求平均的信号(即，列电路之间的平均信号)。
当在单色传感器中使用附图5的电路时，在奇数和偶数相连列之间，将来自装仓电路500、501的平均信号加在一起(下面将结合附图15A-C更加详细地讨论)。对于彩色传感器，列是按照拜耳图形读出的(上面讨论过)。求平均的范围和短路列的数量可以依据所要求的分辨率来加以调整。还应当理解，本文讨论的电路和方法可同样应用于其它类型的成像装置(例如，电荷耦合器件(CCD))。
附图6图解说明本发明的另一种实施方式，其中读出电路650类似于附图4中讨论过的读出电路，只是采样线的各个电容604-605、606-607构成各个采样线电容的一半(C/2)(与附图4中所示的四分之一不同)。各个电容器604-607与相应的开关600-603相耦合。可以对各个开关600-603进行控制，以便在断开和闭合这些开关的时候，对电路650获得不同的分辨率(即，低于最高分辨率(less-than-full)和最高分辨率)。
可以使附图6的读出电路650进行这样的操作将各个列中的同一像素颜色的电荷总和在一起。这种类型的操作的结果模拟CCD器件中使用的高分辨率“跳过模式”的结果，比如用在Sony ICX252AQ 3兆像素CCD中使用的高分辨率“跳过模式”。在附图7中给出了附图6的电路650的示范性操作过程，其中将读出电路中的行选择算法设计成从行1和3读出(700)红色(R)并且将它们存储在电容器604-605上。还读出来自行1和3的复位信号(未示出)并且将它们存储在电容器606、607上。然后将电容器604、607的左侧板短路，以输出第一和第三行的红色的平均信号。
对行1和3的绿色(Gr)继续进行附图7的处理，此时读出(700)绿色(Gr)并且将它们存储在电容器604-605上。还要读出(未示出)来自行1和3的Gr像素的复位信号并且将它们存储在电容器606、607上。然后将电容器604-607的左侧板短路，以输出第一和第三行的Gr颜色的平均信号。接下来如附图6所示，以同样的方式读出(701)来自行8和10的绿色(Gb)和蓝色(B)信号，然后读出行13和15(703)，依此类推。
为了模拟高帧频读出模式下的4兆像素CCD(例如，Sony ICX406AQ4兆像素(Meg)CCD)，按照与上面介绍的方式相同的方式对行1和5、10和14、17和21等求和。为了实现这一示范性装仓方案，可以使用附图6-7中讨论的电路，此时将行选择算法调整成遵循该读出顺序。
附图8-10公开了另一种3Meg传感器的子分辨率方案。3Meg传感器的最大(最高)分辨率接近2048×1536。3Meg传感器的示范性子分辨率为1280×1024(2/3分辨率)、1024×768(1/2分辨率)和640×480(1/4分辨率)。为了精确读出子分辨率像素信号，需要对像素信号求平均。
附图8表示示范性的6×6像素矩阵810，其中将矩阵810的颜色排列成拜耳图形，并且其中将正在读出的行表示为加亮的(即，没有阴影)。拜耳图形由第一(Gr)和第二(Gb)绿色像素、红色(R)像素和蓝色(B)像素构成。Gr和R颜色像素在奇数行1、3、5等中交替出现。B和Gb颜色像素在偶数行2、4、6等中交替出现。在按照该示范性实施方式的2/3读出方案(即，最高分辨率的2/3)下，从矩阵810的第一个3×3方块820中读出行1和3，并且将它们存储在读出电路，比如存储在上面针对附图4介绍的读出电路中。在第一遍(800)期间，将读出电路中的开关设置成按照Gr(1，1)+Gr(1，3)+Gr(3，1)+Gr(3，3)首先对来自行1和3的第一绿色像素求平均，其中Gr(1，3)代表行1、列3中的绿色像素；Gr(3，1)代表行3、列1中的绿色像素，依此类推。在求出了来自行1和3的第一绿色像素的平均值之后，将求平均处理移动到红色像素(801)，其中执行R(1，2)+R(3，2)的求和。
在读出了第一个像素方块820之后，处理继续进行到第二个像素方块821，此时读出Gr像素(802)并且按照Gr(1，5)+G r(3，5)对它们求平均，并且读出红色像素(803)并且按照R(1，4)+R(1，6)+R(3，4)+R(3，6)对它们求平均。本领域技术人员能够意识到，要在第四和第六列(803)之前读出第五列(802)，以便保持拜耳图形。在读出了方块820和821并且进行了求平均之后，处理移动到第二遍，如附图9中所示。
在附图9中，通过读出第一像素方块820中的蓝色像素并按照B(2，1)+B(2，3)进行求平均(900)对第二行进行处理。接下来，读出(901)第二绿色像素(Gb)，但是不进行求平均，因为对于方块820来说，它是该行中单独的像素颜色。该处理继续进行到第二方块821，此时读出(902)蓝色像素，但是不进行求平均，并且读出第二绿色像素(Gb)并且按照Gb(2，4)+Gb(2，6)进行求平均(902)。为了更加简化算法，可以跳过第二绿色像素(Gb)(901)，或者按照另外一种可选方案，读出第二绿色像素(Gb)并且按照1/5的相对权重将其加在第一遍得到的第一绿色像素(Gr)上。
转到附图10，求平均处理进行到矩阵810的第三个方块822和第四个方块823，此时在第一遍(810A)下读出第五行，随后在第二遍(810B)中读出第4行和第6行。在第一遍中，由第三个方块822开始，读出第五行的第一绿色像素(Gr)，并且按照Gr(5，1)+Gr(5，3)对它们求平均，随后读出方块822中的红色像素(1001)R(5，2)。转到第四个方块823，读出(1002)第五行中的一个第一绿色像素(Gr)Gr(5，5)，随后读出红色像素，将红色像素读出并且按照R(5，4)+R(5，6)进行求平均(1003)。
继续进行，在第二遍中读出第4和第6行。在方块822中开始，读出蓝色像素并且按照B(4，1)+B(4，3)+B(6，1)+B(6，3)对它们求平均(1004)。接着，读出第二绿色像素(Gb)并且按照Gb(4，2)+Gb(6，2)对它们求平均(1005)。转移到方块823，读出蓝色像素并且按照B(4，5)+B(6，5)对它们求平均(1006)，并且读出Gb绿色像素且按照Gb(4，4)+Gb(4，6)+Gb(6，4)+Gb(6，6)对它们求平均(1007)。
在附图11中，将按照上面的附图8-10进行了装仓(即，读出并求平均)的像素表示为阴影像素。可以看出，实现了拜耳图形的2/3分辨率(从6×6矩阵到4×4矩阵)。为了保持附图11中所示的“拜耳型”的图形，应当在列4之前读出列5，并且应当在行4之前读出行5。
在VGA拜耳模式下，各个6×6像素方块应当输出两个绿色像素、一个红色像素和一个蓝色像素。在附图12中示出了一种实现VGA拜耳图形的示范性方案，其中对来自三行和三列的像素进行求平均。使用前面结合附图3-7讨论的任何一个电路，将所要进行求平均的像素命名为第一绿色(Gr)、红色(R)、第二绿色(Gb)和蓝色(B)。首先，启用行1、3和5，并且对列1、3、5和2、4、6求平均。接下来，以类似的方式启用、求平均和读出行2、4和6。在这种装仓方案下，没有像素数据要跳过。
附图13中示出了另一种装仓方案，这种方案对占据三列的两行(例如，行2和5)进行求平均，这样就获得了像素数据的2/3(跳过了像素的1/3)。另外，附图14图解说明了一种类似的装仓方案，其中跳过每个第三列，以便平均出两列和两行，这样就保留了4/9的像素数据(跳过了5/9的像素数据)。对本领域技术人员而言，显而易见，可以为各种各样分辨率(比如2048×1536、1600×1200、1280×1024、1024×768等)下的其它像素(1.3Meg、4Meg、5Meg等)做出类似的装仓和求平均方案。
附图15A-C图解说明也可按照本发明使用的各种水平装仓方案，尤其是按照附图5的实施方式可以使用的水平装仓方案。具体来说，附图15A-C各自公开了列存储系统中的第一个八列存储电路1500。这些列存储电路基本上与附图5中所示的存储电路500、501一样。各个八列存储电路1500具有相互连接的列开关1501-1507，这些开关象上面结合附图5讨论的那样启动列之间的装仓操作。
为了说明八列电路之间的装仓操作，假设八列的最高分辨率为2048×1536。在附图15A中，给出了1/2分辨率的实施方式(1024×768RGB)，其中激活开关1501-1504来提供列1和3、2和4、5和7以及6和8之间的装仓。在附图15B中，示出了1280×1024RGB(或者备选地VGA真彩色，或者VGA拜耳5/9跳过)分辨率，其中激活了开关1501、1505和1506来提供列1和3、4和6以及7和9(未示出)之间的装仓。最后，附图15C图解说明使用“1/3跳过”方案的VGA拜耳型响应，其中激活了开关1501和1507、1502和1505等，从而对列1、3和5进行装仓，然后对列2、4和6进行装仓，依此类推。
现在参照附图16，结合Mg-Cy-Ye-G滤色器阵列1600图示了列/行像素的减法。可以按照C2-C1＝(Ye+Mg)-(Cy-G)或C3-C4＝(Cy+Mg)-(Ye-G)来计算颜色分离值。为了实现这一计算，将像素复位信号存储在原本用于存储像素信号的电容器中，并且将像素信号存储在原本用于存储复位信号的电容器上。
例如，参照附图6，为了计算颜色分离值，将像素信号存储在电容器606、607上，而将复位信号存储在电容器604、605上。结果，使这些值进行了相减。
应当注意，上面介绍的装仓电路和相关方法还在读出电路中给出了得到提高的信号与噪声比(SNR)特性，因为在读出一个信号的时候有数个存储电容器保有同一信号的副本。因此，由读出所有副本造成的抖动改善了SNR特性和颜色空间噪声。
附图17中示出了结合有上面介绍的任何装仓电路和相关方法的成像设备2000的例子，并且该成像设备2000包括透镜系统2001，用于将来自所要成像的物体的光引向包括图形传感器的图像感测单元2002；模拟到数字转换器2003，用于将图像感测单元2002处接收到的图像信号转换成数字信号；图像/颜色处理单元2005，用于进行诸如颜色内插、锐度过滤、白平衡之类的图像校正处理；输出格式转换/压缩单元2007，用于将图像数据转换成合乎要求的文件格式，以便加以输出或显示给用户；和控制器2004，用于控制整个成像设备2000的操作。
最好将图像感测单元2002中的图像传感器构成为一个包括由诸如硅之类的光敏材料制成的像素的集成电路。可以将图像传感器形成为CMOS并且与诸如CPU、数字信号处理或微处理器之类的处理器组合在单独一个集成电路中。另外，可以将图像感测单元204中的图像传感器构成为电荷耦合器件(CCD)。
这一成像设备2000可以是计算机系统、相机系统、扫描仪、机器视觉系统、车辆导航系统、视频电话、监视系统、自动聚焦系统、卫星跟踪系统、运动检测系统、图像稳定系统和用于高清电视的数据压缩系统的一部分，所有这些系统和设备都可以利用本发明，但本发明不限于此。
附图18示出了可以接成像设备2000的示范性处理器系统4000。处理系统4000，比如计算机系统，例如，一般包括中央处理单元(CPU)4001，该中央处理单元通过总线4006与输入/输出(I/O)设备4004进行通信。成像设备2000通过总线4006或端口连接与该系统进行通信。处理器系统4000还包括随机存取存储器(RAM)4005，并且在计算机系统的情况下，可以包括诸如软盘驱动器4002和光盘(CD)ROM驱动器4003之类的外围设备，这些外围设备也通过总线4006与CPU4001进行通信。
虽然本发明是结合当时知道的优选实施方式加以详细介绍的，但是应当很容易理解，本发明并不局限于所公开的实施方式。而是，可以对本发明进行任何改造，以结合任何数量的改变、更改、替换或等价结构，因此没有对它们加以介绍，但是它们是与本发明的思想和范围相称的。因此，本发明并不受前述说明和附图的限制，而是仅仅由所附权利要求的范围限定。
权利要求
1.一种图像传感器读出电路，包括列线，用于接收多个模拟像素和模拟复位信号；和与所述列线相耦合的装仓电路，其中所述装仓电路将预定多个模拟像素信号组合起来并且在第一输出线上输出，和将预定多个模拟复位信号组合起来并且在第二输出线上输出。
2.按照权利要求1所述的读出电路，其中所述装仓电路包括第一采样电路，所述第一采样电路存储多个模拟像素信号；和第二采样电路，所述第二采样电路存储多个模拟复位信号。
3.按照权利要求2所述的读出电路，其中第一采样电路包括第一组多个采样开关；和第一组多个电容性元件，其中各个所述第一组多个采样开关与相应的所述第一组多个电容性元件之一相耦合，所述第一组多个电容性元件此外还与第一输出线相耦合。
4.按照权利要求3所述的读出电路，其中第二采样电路包括第二组多个采样开关；和第二组多个电容性元件，其中各个所述第二组多个采样开关与相应的所述第二组多个电容性元件之一相耦合，所述第二组多个电容性元件此外还与第二输出线相耦合。
5.按照权利要求4所述的读出电路，其中第一组和第二组多个采样开关和电容性元件包括偶数个采样开关和电容性元件。
6.一种用于图像传感器的装仓电路，包括列线，用于接收一个有源像素传感器的模拟像素和模拟复位信号；与所述列线相耦合的第一采样电路，所述第一采样电路存储多个模拟像素信号；与所述列线相耦合的第二采样电路，所述第二采样电路存储多个模拟复位信号；与第一采样电路和第一输出线相耦合的第一开关，所述第一开关被控制成将多个模拟像素信号组合起来并且在第一输出线上输出组合后的像素信号；和与第二采样电路和第二输出线相耦合的第二开关，所述第二开关被控制成将多个模拟复位信号组合起来并且在第二输出线上输出组合后的复位信号。
7.按照权利要求6所述的装仓电路，其中第一采样电路包括第一组多个采样开关；和第一组多个电容性元件，其中所述第一组多个采样开关的每一个都与相应的所述第一组多个电容性元件之一相耦合，所述第一组多个电容性元件此外还与第一输出线相耦合。
8.按照权利要求7所述的装仓电路，其中第二采样电路包括第二组多个采样开关；和第二组多个电容性元件，其中各个所述第二组多个采样开关与相应的所述第二组多个电容性元件之一相耦合，所述第二组多个电容性元件此外还与第二输出线相耦合。
9.按照权利要求8所述的装仓电路，其中第一组和第二组多个采样开关和电容性元件包括偶数个采样开关和电容性元件。
10.一种对有源图像传感器的输出进行装仓的方法，包括按照第一预定顺序对来自传感器的模拟输出信号进行采样；按照第二预定顺序对来自传感器的模拟复位信号进行采样；将所有被采样的模拟输出信号组合起来并且在第一线上进行输出；和将所有被采样的模拟复位信号组合起来并且在第二线上进行输出。
11.按照权利要求10所述的方法，其中对所述模拟输出信号进行采样的步骤包括按照第一预定顺序将各个模拟输出信号存储在相应的电容性元件中。
12.按照权利要求10所述的方法，其中对所述模拟复位信号进行采样的步骤包括按照第二预定顺序将各个模拟复位信号存储在相应的电容性元件中。
13.按照权利要求10所述的方法，其中第一和第二预定顺序是由低于最高像素分辨率条件决定的。
14.按照权利要求13所述的方法，其中第一和第二预定顺序此外还包括对来自所述有源图像传感器中的列读出电路的不同行输出和复位信号进行内插。
15.按照权利要求14所述的方法，其中预定顺序此外还包括对来自所述有源图像传感器中的列读出电路中的不同行的相同颜色进行采样。
16.按照权利要求13所述的方法，其中第一和第二预定顺序此外还包括对所述有源图像传感器中的不同列读出电路进行内插。
17.按照权利要求10所述的方法，其中第一和第二预定顺序是由拜耳图形决定的。
18.按照权利要求10所述的方法，其中所述第一和第二组合动作中的至少一个包括减去所述采样信号。
19.按照权利要求18所述的方法，此外还包括计算所述传感器的采样信号的颜色分离值。
20.一种电荷域读出电路，包括多个列读出电路，各个列读出电路采样和存储一个有源像素传感器的多个像素信号和复位信号值，其中各个列读出电路与该有源像素传感器中的相应传感器列相关联；第一总线，用于接收由列读出电路中选定的一个存储的像素信号值；和第二总线，用于接收由列读出电路中选定的一个存储的复位信号值。
21.按照权利要求20所述的电路，其中各个列读出电路包括多个采样和保持电路。
22.按照权利要求21所述的电路，其中各个采样和保持电路包括多个电荷存储元件；和多个第一开关，所述多个开关的每一个与所述多个电荷存储元件中相应的一个相耦合，其中可以有选择地启用所述多个开关来采样要由电荷存储元件存储的来自阵列中的传感器的信号。
23.按照权利要求22所述的电路，其中各个列读出电路包括多个第二开关，在启用第一开关中相应的一个来采样来自传感器的值时，可以有选择地启用所述多个第二开关来将电荷存储元件的一端保持在参考电压上。
24.按照权利要求22所述的电路，其中各个列读出电路包括一个开关，所述开关能够被有选择地启用来将各个电荷存储元件的一端短接在一起。
25.按照权利要求20所述的电路，此外还包括耦接在各个列读出电路之间的列开关，其中能够有选择地启用列开关来将存在于一个有源像素传感器中的传感器列上的、所存储的像素信号和复位信号值耦合在一起。
26.一种从传感器的阵列中的有源像素传感器中读出数值的方法，该方法包括选择要将数值读出的多行传感器；为所选行中的多个传感器存储相关的双采样值，其中各个传感器的值是由与传感器所处的阵列中的列相关的相应读出电路存储的；组合所存储的信号；和使用读出电路共用的基于运算放大器的电荷感测电路感测与所选行中多个传感器相关的存储值。
27.按照权利要求26所述的方法，其中存储相关双采样值的动作包括采样和存储传感器的信号值以及采样和存储传感器的复位值。
28.按照权利要求27所述的方法，包括在相应电容性元件的第一端上设置参考电压，并且随后将信号和复位值耦合到相应电容性元件的第二端。
29.按照权利要求28所述的方法，其中设置参考电压包括从共用的基于运算放大器的电荷感测电路提供参考电压。
30.按照权利要求29所述的方法，其中感测所存储的值包括使用消弧开关来迫使存储在各个相应读出电路中的电荷到基于运算放大器的电荷感测电路中的反馈电容性元件上。
31.一种处理系统，包括处理电路；与所述处理电路相耦合的成像电路，所述成像电路具有电荷域读出电路，所述读出电路包括多个列读出电路，各个列读出电路采样和存储一个有源像素传感器的多个像素信号和复位值，其中各个列读出电路与一个有源像素传感器中的相应传感器列相关联；第一总线，用于接收由列读出电路中选定的一个存储的像素信号值；和第二总线，用于接收由列读出电路中选定的一个存储的像素复位值。
32.按照权利要求31所述的处理系统，其中各个列读出电路包括多个采样和保持电路。
33.按照权利要求32所述的处理系统，其中各个采样和保持电路包括多个电荷存储元件；和多个第一开关，所述多个开关的每一个与所述多个电荷存储元件中相应的一个相耦合，其中可以有选择地启用所述多个开关来采样要由电荷存储元件存储的、来自阵列中的传感器的信号。
34.按照权利要求33所述的处理系统，其中各个列读出电路包括多个第二开关，在启用第一开关中相应的一个来采样来自传感器的值时，可以有选择地启用所述多个第二开关来将电荷存储元件的一端保持在参考电压上。
35.按照权利要求34所述的处理系统，其中各个列读出电路包括一个开关，所述开关能够被有选择地启用来将各个电荷存储元件的一端短接在一起。
36.按照权利要求35所述的处理系统，此外还包括耦接在各个列读出电路之间的列开关，其中能够有选择地启用列开关来将存在于有源像素传感器中的传感器列上的、所存储的像素信号和复位值耦合在一起。
全文摘要
一种装仓电路和相关方法，其中对来自传感器电路中的列电路的像素信号进行采样和内插。该装仓电路对来自不同传感器电路列线的模拟像素和复位信号进行采样。一旦在装仓电路中采样了预定数量的列线，则在一次操作中对采样像素信号一起进行求平均，而在另一次操作中对复位信号一起进行求平均。
文档编号H04N5/365GK1902903SQ200480040356
公开日2007年1月24日 申请日期2004年11月12日 优先权日2003年11月13日
发明者A·克林斯基 申请人:微米技术有限公司