基于可编程器件的正交频分复用信道估计与均衡装置及方法

文档序号:7955326阅读:205来源:国知局
专利名称:基于可编程器件的正交频分复用信道估计与均衡装置及方法
技术领域
本发明是一种适用于基于训练序列的OFDM(Orthogonal FrequencyDivision Multiplexer,正交频分复用)系统的高速信道估计与均衡算法的整体FPGA(Field Programmable Gate Array,可编程逻辑器件)实现方法,其中一些子电路也适用于实现具有同样数学功能的高速应用场合。
背景技术
OFDM技术存在着频谱利用率高,对多径效应、脉冲噪声和快速衰落有较强的抵抗能力、无需线性均衡的优点,它成为下一带高速无线通信技术,如3G,4G移动通信,或者适用于局域网,个域网如超宽带(UWB)通信的首选技术。然而,这些技术所要求终端硬件电路的高速度但又便携式将成为实现的难点之一。
OFDM系统的信道估计算法,大都是基于导频的信道估计算法。导频插入方式不同,其应用环境就不同,传输业务也存在一定的差异。目前,主要有两类导频插入方式一是根据抽样定律,在时频二维空间上插入梳状导频,即按照一定规律将导频分布到整个时频空间上,这类信道估计算法一般用于信道中有较大的多普勒频偏,信道变化较快(如移动通信信道)的系统中;一种是训练符号的方式,即在一个帧的开始前几个符号的所有子载波上都插入导频,而在随后到这个帧结束的每个符号中极少的子载波位置插入导频甚至不插入任何导频,这类信道估计算法要求信道在相当长的时间内变化较小,甚至不变,即所谓的准静态信道、慢衰落信道。
FPGA技术在许多领域均有广泛的应用,特别是在无线通信领域里,由于具有极强的实时性,使其对信号进行实时处理成为可能。它在第三代数字蜂窝通信系统和其它方兴为艾的高性能宽带通信系统、软件无线电、高速实时信号处理系统里应用极为广阔。

发明内容
技术问题本发明的目的是提供一种基于可编程器件的正交频分复用信道估计与均衡装置及方法,它为准静态信道或者慢衰落信道的估计与均衡提供了一种高速,轻巧的实现方法。
技术方案本发明的基于可编程器件的正交频分复用信道估计与均衡装置由分路器,移位相加器,导频解调器,均衡器构成;分路器的输入端接收频域信号,输出端的信道估计序列、和信道指示信号分别接移位相加器的输入端,移位相加器输出端的循环移位寄存器组信号接导频解调器的输入端,导频解调器输出端的循环移位寄存器组和解调完成信号接均衡器的输入端,同时分路器的数据流和循环移位寄存器组信号通过延迟四个时钟周期将循环移位寄存器组信号也接均衡器的输入端,均衡器输出均衡后的数据流、循环移位寄存器组信号和输出指示信号。
其信道估计与均衡的方法为首先把先后到达的信道估计序列和数据流分路,每一路有各自的指示信号,当信道估计序列指示信号指示信道估计序列到达时,启动移位相加器的相加移位的功能;而当数据指示信号指示数据到来时,同时启动移位相加器的循环移位功能和导频解调电路,导频解调电路输出需要估计的信道频域响应和它的指示信号,由于导频解调模块延迟了四个周期,所以也需要把数据流延迟四个周期,使得信道频域响应和数据流同一时刻到达均衡器,均衡器的输出是均衡过的数据流及其指示信号;其步骤如下1).分路器把接收到的四个正交频分复用长度的频域信道估计序列和频域数据分开成两路;2).移位相加器利用两组长度为N的循环移位寄存器组和两个加法器来实现,其中实部和虚部各一个;当信道估计序列到达时启动循环移位相加的功能把接收到的这四个正交频分复用长度的频域信道估计序列对应子载波位置的数据相加,得到一个平均了的受信道衰落影响的信道估计序列;当数据指示信号指示数据到来时,移位相加器启动循环移位的功能,移出的数据供导频解调电路使用;其中,N为正交频分复用子载波的个数,根据具体情况设定;3).导频解调器把移位相加器移出的受信道衰落影响的信道估计序列和本地信道估计序列共轭相乘,得到每个子载波位置的信道衰落情况,导频解调和下面的均衡是流水处理的,其执行过程是周期重复进行的,即每来一个数据,该电路执行一次得到这个数据对应子载波位置上的信道衰落情况,这个过程一直循环下去;4).均衡器把接收到的频域数据和估计得到的信道频域响应共轭相成,即最大比合并均衡,得到需要的数据。
如附图1中,假设发送端以帧为单位发送信号,其中前4个(个数可依具体情况改变)OFDM符号SCH(SCH可以是用计算机搜索出的实部和虚部为正负1的而且峰均比较低的本地序列)为信道估计训练序列,之后的M个OFDM符号,即从SD1到SDM为发送的数据符号。在接收端,由于受信道频率选择性衰落的影响,接收到的符号依次变为连续4个SCH.*H,SD1.*H,SD2.*H,、、、,SDM.*H,其中.*代表向量对应位置相乘.为了得到信道频率响应H,首先,把接收到的前4个SCH.*H对应子载波位置的数据相加,得到一个平均了的SCH.*H序列,在本发明中,这一步的实现利用了图3中移位相加器的移位相加功能,当信道估计序列传送完毕时候,存放在移位寄存器组(R,I)里头的数据便是平均了的SCH.*H;接着,当数据符号SD1.*H,SD2.*H,、、、,SDM.*H通过该模块的时候,图3中的移位相加器利用它的循环移位的功能,移出的数据通过导频解调模块(导频解调模块也是以OFDM子载波数N为周期循环进行的)得到各个子载波位置的频率响应后用来对数据进行均衡,这些步骤完全是流水进行的,例如当第一个数据符号SD1.*H的第一个子载波上的数据SD1(1)*H(1)通过这个模块的时候,移位相加器移出的第一个数据是受导频影响的信道频域响应SCH(1)*H(1),经过导频解调模块得到H(1),再用SD1(1)*H(1)和H(1)共轭相乘,得到所需的第一个数据SD1(1),接下去的第二个数据操作过程相同,当第一个数据符号SD1.*H通过完毕时,第一个循环过程结束,当第二个数据符号(如SD2.*H)到来后,又开始一个新的循环过程。
有益效果本发明充分利用了FPGA器件内部丰富的资源,如寄存器(FF),块存储器(BRAM),乘法器等资源,提出的这种基于可编程器件信道估计与均衡的方法具有较强的实用性。采用本发明的方法构建出的电路具有结构简洁,轻巧,高速的特点,实用性较强。实验表明在Xilinx公司FPGA芯片Virtex-II Pro上最低速度可达220M。


图1是发送端帧结构和接收端帧结构示意图。
图2是信道估计与均衡电路的整体框图。
图3是信道估计与均衡电路的控制流程示意图。
图4是移位相加器结构示意图。
图5是导频解调器结构示意图。
具体实施例方式
图2和图3分别为本发明的整体电路和电路的运作流程图,首先把先后到达的信道估计序列和数据流分路,每一路有各自的指示信号。当信道估计序列指示信号指示信道估计序列到达时,启动移位相加器的相加移位的功能;而当数据指示信号指示数据到来时,同时启动移位相加器的循环移位功能和导频解调电路,导频解调电路输出需要估计的信道频域响应和它的指示信号,由于导频解调模块延迟了四个周期,所以也需要把数据流延迟四个周期,使得信道频域响应和数据流同一时刻到达均衡器,均衡器的输出是均衡过的数据流及其指示信号。
其步骤如下1).分路器1把接收到的四个正交频分复用长度的频域信道估计序列和频域数据分开成两路;2).移位相加器2利用两组长度为N的循环移位寄存器组R,I和两个加法器来实现,其中实部和虚部各一个;当信道估计序列到达时启动循环移位相加的功能把接收到的这四个正交频分复用长度的频域信道估计序列对应子载波位置的数据相加,得到一个平均了的受信道衰落影响的信道估计序列;当数据指示信号指示数据到来时,移位相加器启动循环移位的功能,移出的数据供导频解调电路使用;其中,N为正交频分复用子载波的个数,根据具体情况设定;3).导频解调器3把移位相加器移出的受信道衰落影响的信道估计序列和本地信道估计序列共轭相乘,得到每个子载波位置的信道衰落情况,导频解调和下面的均衡是流水处理的,其执行过程是周期重复进行的,即每来一个数据,该电路执行一次得到这个数据对应子载波位置上的信道衰落情况,这个过程一直循环下去;4).均衡器4把接收到的频域数据和估计得到的信道频域响应共轭相成,即最大比合并均衡,得到需要的数据。
图4所示为循环移位相加器,循环移位相加器有两个功能循环移位相加功能和循环移位的功能.当信道估计序列指示信号(图4中的chnlSymIn信号)指示信道估计序列到达时,移位相加器启动循环相加移位的功能R(1)和新来的信道估计序列实部chnlSymR相加赋值给R(N),R(2)赋值给R(1),...,R(N)赋给R(N-1),虚部移位寄存器组I作同样的工作;而当数据指示信号(图4中的dataIn信号)指示数据到来时,移位相加器启动循环移位的功能R(1)赋值给R(N),R(2)赋值给R(1),...,R(N)赋给R(N-1),虚部移位寄存器组I作同样的工作。
对于循环移位相加器求平均了的SCH.*H序列,它是这样工作的显然,当第一个循环结束时(R,I)里存放的是第一个收到的信道估计训练序列(刚开始,(R,I)必需清0),在第二个循环结束,存放的是第二个接收到的信道估计序列与第一个信道估计训练序列相同位置上的数据相加,以此类推,当第四个接收到的信道估计训练序列通过该模块后,存放在循环移位寄存器组(R,I)的数据便是接收到的4个SCH.*H序列对应子载波位置的数据相加后的平均SCH.*H序列。对于这个电路,还需要说明以下几点(1)、在每一帧数据的开始,都必须有一个帧清0信号(本电路中未画出,取名frameRst)对(R,I)加以清0。
(2)、在(chnlSymR,chnlSymI)通过本电路之前,应该对其进行位宽扩展以防止数据相加之后的溢出。例如果(chnlSymR,chnlSymI)都是8位宽的,为了使经过四次加法之后不至于溢出,在通过该模块之前,(chnlSymR,chnlSymI)要进行符号扩展成12位。
(3)、实际上,该电路可以用双端口ram来代替,但这将带来很多麻烦。如清0(很多公司的Block Ram IP核不能一步清0);读写循环地址的产生;和下一模块的端口连接复杂等,这些都将大幅度影响电路速度的提升。
图5所示为导频解调模块,dataIn指示数据符号的到来,在接收数据符号的期间内,dataIn一直是高电平的。当dataIn为高电平的时候,它不但指示了数据的有效,而且还启动了图3中移位相加器的循环移位和导频解调模块工作。具体工作过程如下当dataIn指示第一个数据符号SD1.*H的第一个子载波上的数据SD1(1)*H(1)通过这个模块的时候,循环移位寄存器组(R,I)通过R(N)移出的第一个数据是受导频影响的信道频域响应SCH(1)*H(1),导频解调模块用SCH(1)*H(1)和存放在ROM里的本地信道估计序列第一个数据SCH(1)共轭相乘得到H(1),再通过接下去的均衡模块用SD1(1)*H(1)和H(1)共轭相乘,得到所需的第一个数据SD1(1),接下去的第二个数据操作过程相同,当第一个数据符号SD1.*H通过完毕时,第一个循环过程结束,当第二个数据符号(如SD2.*H)到来后,又开始一个新的循环过程。由于导频解调模块有四个时钟周期的延迟,所以(dataSymR,dataSymI)必需延迟四个时钟周期之后才能移交给均衡模块。dataIn指示信号为高电平的时候,循环地址产生模块循环产生0~N-1的地址(实际就是0~N-1的计数器)addrRom,用addrRom读取存储有导频序列SCH的单端口ROM,输出导频指示信号rdyRom和复数导频信号pilot(即上面所述的SCH(k),k=1,2...N),导频数据实部虚部为正负1,可用2‘b01表示1,2‘b11表示-1,实部虚部都用两比特表示;接着用rdyRom启动共轭复数乘法器,输出信道频域响应(chnlR,chnlI)和输出指示信号rdyTmp,rdyTmp用于启动接下去的均衡模块。
均衡实际上也是复数共轭相乘,和图5中的导频解调相同,均可用复数乘法器IP核或者用乘法器搭建。
权利要求
1.一种基于可编程器件的正交频分复用信道估计与均衡装置,其特征在于该装置由分路器(1),移位相加器(2),导频解调器(3),均衡器(4)构成;分路器(1)的输入端接收频域信号,输出端的信道估计序列、和信道指示信号分别接移位相加器(2)的输入端,移位相加器(2)输出端的循环移位寄存器组(R,I)信号接导频解调器(3)的输入端,导频解调器(3)输出端的循环移位寄存器组(R,I)和解调完成信号接均衡器(4)的输入端,同时分路器(1)的数据流和循环移位寄存器组(R,I)信号通过延迟四个时钟周期将循环移位寄存器组(R,I)信号也接均衡器(4)的输入端,均衡器(4)输出均衡后的数据流、循环移位寄存器组(R,I)信号和输出指示信号。
2.一种如权利要求1所述的基于可编程器件的正交频分复用信道估计与均衡装置的正交频分复用信道估计与均衡方法,其特征在于信道估计与均衡的方法为首先把先后到达的信道估计序列和数据流分路,每一路有各自的指示信号,当信道估计序列指示信号指示信道估计序列到达时,启动移位相加器的相加移位的功能;而当数据指示信号指示数据到来时,同时启动移位相加器的循环移位功能和导频解调电路,导频解调电路输出需要估计的信道频域响应和它的指示信号,由于导频解调模块延迟了四个周期,所以也需要把数据流延迟四个周期,使得信道频域响应和数据流同一时刻到达均衡器,均衡器的输出是均衡过的数据流及其指示信号;其步骤如下1).分路器(1)把接收到的四个正交频分复用长度的频域信道估计序列和频域数据分开成两路;2).移位相加器(2)利用两组长度为N的循环移位寄存器组(R,I)和两个加法器来实现,其中实部和虚部各一个;当信道估计序列到达时启动循环移位相加的功能把接收到的这四个正交频分复用长度的频域信道估计序列对应子载波位置的数据相加,得到一个平均了的受信道衰落影响的信道估计序列;当数据指示信号指示数据到来时,移位相加器启动循环移位的功能,移出的数据供导频解调电路使用;其中,N为正交频分复用子载波的个数,根据具体情况设定;3).导频解调器(3)把移位相加器移出的受信道衰落影响的信道估计序列和本地信道估计序列共轭相乘,得到每个子载波位置的信道衰落情况,导频解调和下面的均衡是流水处理的,其执行过程是周期重复进行的,即每来一个数据,该电路执行一次得到这个数据对应子载波位置上的信道衰落情况,这个过程一直循环下去;4).均衡器(4)把接收到的频域数据和估计得到的信道频域响应共轭相成,即最大比合并均衡,得到需要的数据。
全文摘要
基于可编程器件的正交频分复用信道估计与均衡装置及方法,是一种适用于基于训练序列的OFDM系统的高速信道估计与均衡算法的整体FPGA实现方法,该装置由分路器(1),移位相加器(2),导频解调器(3),均衡器(4)构成;信道估计与均衡的方法为首先把先后到达的信道估计序列和数据流分路,每一路有各自的指示信号,当信道估计序列指示信号指示信道估计序列到达时,启动移位相加器的相加移位的功能;而当数据指示信号指示数据到来时,同时启动移位相加器的循环移位功能和导频解调电路,导频解调电路输出需要估计的信道频域响应和它的指示信号,把数据流延迟四个周期,使得信道频域响应和数据流同一时刻到达均衡器。
文档编号H04L27/26GK1809040SQ200610038049
公开日2006年7月26日 申请日期2006年1月26日 优先权日2006年1月26日
发明者张在琛, 欧细华, 毕光国, 徐平平 申请人:东南大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1