专利名称：用于格式化传输数据的方法和设备的制作方法
技术领域：
本发明涉及用于传输数据的构成，更为具体地讲，本发明涉及一种新颖的、改进的为了传输而用于格式化声码数据、非声码数据和信令数据的方法和设备。
背景技术：
在数据通信领域中，已经利用了各种各样地数字数据传输的设备。数据比特是按照公用的格式所构成的，以便于通过传输媒介进行传递。
因此，本发明的一个目的是提供一种数据格式，这种格式以一种结构的形式传递，方便于各种类型的数据，和各种速率的数据进行通信。
本发明是一种用于通过传输媒介进行通信而格式化数字数据的新颖和改进的方法和系统。
在通信系统中，所利用的允许各用户之间实现全面的数据通信的数据格式是十分重要的。在诸如码分多址(CDMA)的通信系统中，要求各种类型的数据和以各种速率进行通信，所选择的数据格式必须允许在一个预定的数据结构中允许最大的灵活性。另外，要求允许将要产生的各种不同的数据类型共同分享最大的资源。在这种情况下，必须以这样一种方式构成数据，即其中的数据可以按照数据的类型和速率被容易地提取。
发明内容
本发明在于提供数字通信系统中的一种利用超容量数据帧的方法，所述通信系统用以发送一个数据帧中的第一类数据，所述数据帧具有一个数据容量，其中，所述第一类数据的数据容量小于所述数据帧的数据容量，其特征在于所述方法包括以下步骤接收所述第一类数据，所述第一类数据是根据所述第一类数据的特征确定的；接收所述第二类数据；以及根据所述第一类数据的数据速率组合所述第一类数据与所述第二类数据，以提供所述数据帧。
按照本发明的方法和设备是将各种类型的数据和以各种速率的数据都安排到一种唯一构成的格式中，以供传输。所提供的数据可以是声码数据或不同类型的非声码数据。该数据被构成为用于传输的预定时间期间的帧。该数据帧是取决于该数据、将以若干数据速率之一的速率而被构成的。声码数据是以若干数据速率之一提供的和按照一种预定格式构成的。各帧可以由共享的声码数据与将以最高帧数据速率的非声码数据构成的。非声码数据可以被构成，以便使其也工作在最高帧速率。在各数据帧中，可以提供附加控制数据，以支持发送和在接收时恢复的各个方面的要求。
本发明的特点、目的和优点从结合各个附图的下面的详细描述中将变得更为清楚，附图中相同的标号自始至终表示相同的部件，其中
图1是一个收发信机的发信机的示例性说明的方框图2a～2h是说明各种数据速率、类型和模式的帧数据格式的一系列图3是表示图1的CRC和尾比特(Tail Bit)发生器的电路实现的示例性图4a～4e是构成数据帧的流程图5a～5d是说明数据传输速率分别为9.6、4.8、2.4和1.2kbps交插排列的码符号的次序的系列图6是说明相对于每个编码器的符号组的沃尔什(Walsh)符号图7是图1的长码发生器的方框图8a～8C是说明对于各种信道类型的长码掩码(Mask)的系列图；和
图9是说明图1的数字滤波器的频率响应的图。
具体实施例方式
现参照各附图，图1表示CDMA移动站收发信机或PCN手机的发送部分10的示范性实施例。在CDMA蜂窝通信系统中，利用一个正向CDMA信道将信息从网孔基站发送到移动站。相反，利用一个反向CDMA信道将信息从移动站发送到网孔基站。来自移动站信号的通信可以以接入信道或业务信道通信的形式来表征。按入信道用于短的信令信息，诸如呼叫发生、响应寻呼、和登记。业务信道用于以下形式的通信，(1)主要业务量，一般包括用户的话音；或(2)次要业务量，一般包括用户数据；或(3)信令业务量，诸如命令和控制信号；或(4)主要业务量与次要业务量的组合；或(5)主要业务量与信令业务量的组合。
发送部分10以9.6kbps、4.8kbps、2.4kbps或1.2kbps的数据速率在反向CDMA信道上启动将要发送的数据。在传输进行时，在反向业务信道上传输可以以这些数据速率的任何一种速率进行传输，而接入信道是以4.8kbps数据速率进行的。在反向业务信道上传输的工作周期是随传输数据速率改变的。具体来讲，对于每种速率的传输工作周期提供在表1。由于工作周期对于传输来说，与数据速率成比例地变化，实际数据串的传输速率是固定在每秒28800编码符号。因为，为了传输，六个编码符号被作为64个沃尔什符号中的一个所调制，沃尔什符号传输速率将固定在每秒4800沃尔什符号，从而导致沃尔什时片的速率固定在307.2kcps。
在反向CDMA信道上传输的所有数据，在传输之前是经卷积编码、数据块交插、由64矩阵调制方式所调制的、和直接序列PN扩频的。表1还限定了对于在反向业务信道上的各种传输速率的数据速率与符号速率之间的关系。对于接入信号来说，除了传输速率固定在4.8kbps和工作周期是100％外，其它的数字(numerology)是相同的。如在下文所描述的那样，在反向CDMA信道上传输的每一个比特是利用1/3码速率被卷积编码的。因此，码的符号速率总是三倍于数据速率。直接序列扩频功能的速率将固定在1.2288MHz，以便每片沃尔什时片精确地由四片PN时片来扩频。
表1
当功能模式为主要业务量时，发送部分10通过传输媒介传送诸如话音和/或背景噪声的有声信号作为数字信号。为了便于有声信号的数字通信，这些信号通过公知技术被取样和数字化。例如，在图1中，利用送话器12将声音变换为数字符号。编码器14一般来说利用标准的8比特/μ律格式，实现模拟向数字的变换处理。另一种方案，模拟信号可以利用均匀的脉冲编码调制(PCM)格式直接变换为数字形式。在一个示范性实施例中，编码器14利用8KHz取样和提供一个以取样速率的8比特样值输出，以便实现64kbps的数据速率。
8比特样值从编码器14输出到声码器16，在那里执行μ律/均匀码变换处理。在声码器16中，各样值被构成为输入数据的帧，其中每个帧由预定数目的样值组成。在声码器16的一个优选实施例中，每帧包含有160个样值或以8KHz取样速率的20ms话音。应当理解为，可以利用其它取样速率和帧的长短。每个话音样值的帧是通过声码器16利用格式化在一个相应的数据组中的合成参数数据进行编码，而使速率可变的。声码器数据而后输出到微处理器18和用于传输格式化的有关电路。一般来说，微处理器18包含有程序指令的程序指令存储器、数据存储器、和适当的接口和现有技术公知的有关电路。
声码器16的优选实施例利用一种码激励线性预测(CELP)编码技术(CodeExcited Linear Predictive)，以便提供一种在编码话音数据中的可变速率。当样值数值为恒定数时，执行线性预测码(LPC)分析；当样值数为可变数时，取决于传输速率，执行间距(pitch)和代码簿搜索。这种类型的可变速率声码器在授让给本发明的受让人的1991年6月11日提交的美国专利共同未决申请NO.07/713661中予以更详细的描述。声码器16可以以应用特殊集成电路(ASIC)或以数字信号处理器实现。
在刚刚描述的可变速率声码器中，话音分析帧在长度上是20ms，则意味着所提取的参数以每秒50次输出到微处理器18。另外，数据输出的速率粗略地从8kbps到4kbps到2kbps和到1kbps是可变的。
在全速率、也称之为1速率情况下，声码器和微处理器之间的数据传输是在8.55kbps上进行的。对于全速率，每一帧的数据参数被编码和由160比特代表。全速率的数据帧还包括11比特的奇偶校验。因此，最终的全速率帧包括总数为171比特。在全速率帧中，声码器与微处理器之间的传输速率在缺少奇偶校验比特情况下将是8kbps。
在半速率，也称之为1/2速率情况下，声码器与微处理器之间的数据传输是每帧利用80比特的编码参数以4kbps速率进行的。在四分之一速率，也称之为1/4速率情况下，声码器与微处理器之间的数据传输是每帧利用40比特的编码参数以2kbps速率进行的。在八分之一速率，也称之为1/8速率的情况下，声码器与微处理器之间的数据传输是每帧利用16比特的编码数据以略低于1kbps的速率进行的。
另外，在声码器与微处理器之间可以发送无信息的帧，这种类型的帧叫做空白帧，可以用于信令或其它非声码数据。
各声码器数据组而后输出到微处理器18和CRC和尾比特发生器(Tail BitGenerator)，以便完成传输的格式化。微处理器18每20ms接收参数数据组的同时，接收编码话音样值帧的速率的速率指示。如果存在的话，微处理器18也接收次要业务量数据的输入，以便输出到发生器20。微处理器18还内部产生信令数据，以便输出到发生器20。无论是主要业务量、次要业务量或信令业务量数据，如果存在，则每20ms帧从微处理器18输出到发生器20。
发生器20在全速率和半速率帧的未尾产生和附加上一组奇偶校验比特或循环冗余校验比特(CRC比特)，这些比特用作在接收机上的帧质量指示符。对于全速率帧而言，无论该数据是全速率的主要、次要、或信令业务量，或者半速率的主要和次要业务量的组合，或者半速率的主要和信令业务量的组合，发生器优选地按照一个第一多项式或产生一组CRC比特。对于半速率数据帧而言，发生器20优选地按照一个第二多项式产生一组CRC比特。对于所有帧速率而言，如果数据存在或数据不存在发生器20还产生一组在帧的末端跟在CRC比特后面的编码尾比特。微处理器18和发生器20操作的更详细的描述由参照图3和图4的下文提供。
由发生器20以9.6kbps速率提供的反向业务信道帧在长度上是192比特和间距为20ms的帧。这些帧如图2a～2e所示，包括一单个混合模式比特，如果存在的话一些辅助格式比特，各消息比特，12比特的帧质量指示符(CRC)，和8个编码器尾比特。其中消息比特仅是主要业务量信息的情况下在任何帧期间，混合模式比特将被置为“0”。当混合模式比特为“0”时，该帧将包括混合模式比特，171个主要业务量比特、12个CRC比特，和8个编码器尾比特。
混合模式比特置“1”，对于各帧而言包含有次要或信令业务量。在这些情况下，跟在混合模式比特后面的第一个比特是脉冲串格式比特，该比特规定这一帧是“空白和脉冲串”(blank-and-burst)格式，还是“模糊—脉冲串”(dim-and-burst)格式。“空白—脉冲串”操作是整个帧被用于次要业务量或信令业务量的一种格式，而“模糊—脉冲串”操作是主要业务量与次要业务量或与信令业务量共享该帧的一种格式。如果脉冲串格式比特是“0”，则该帧是“模糊和脉冲串”格式，而如果是“1”，则该帧是“空白和脉冲串”格式。
混合模式比特之后的第二个比特是业务量类别比特。业务量类别比特用于规定该帧是含次要业务量，或是含信令业务量。如果业务量类别比特是“0”，则该帧含有信令业务量，和如果是“1”，则该帧含有次要业务量。图2a～2e说明脉冲串格式比特和业务量类别比特。
当脉冲串格式比特是“0”，代表“模糊和脉冲串”操作时，业务量类型比特之后的两个比特是业务量模式比特。这些比特表示在该帧中被用于主要业务量信息的比特数目和将被用于信令或次要业务量信息比特的数目。对于预量(default)模式来说，仅当所有其业务量模式对于其它比特类型和数都取反时，该业务量模式被确定为“00”。参照图2b和2C，在该例子和优选实施例中，80比特用于主要业务量(半速率声码数据组)，而86和87比特分别用于信令和次要业务量。
在信令业务量比特存在的各帧中，该帧的信令部分的第一个比特是起始消息(SOM)比特。如果反向业务信道消息(信令消息)在后面的一个比特开始，则SOM比特是1。一般来说，反向业务信道消息的第一比特根本没有开始，否则在该帧中除了在SOM比特之后。然而，应当是该帧含有在SOM比特是“0”的前一帧开始的一个消息的一部分。如果SOM比特是“0”，则跟在后面的一个比特是消息的一部分，但它不是完整消息的第一个比特。
在优选实施例中，仅仅在帧中的主要业务量是以4.8kbps、2.4kbps、和1.2kbps速率发送的。一般地，混合模式操作不能在除了9.6kbps速率之外而得到支持。虽然这种支持容易地得以实现。对于这些具体的速率的帧格式如图2f-2h所示。对于4.8kbps速率而言，如下文所述，该帧在长度是96比特，其比特所占帧的时间期间是20ms。该4.8kbps速率帧含有80个主要业务量比特、8个帧质量指示(CRC)比特，和8个编码器尾比特。对于2.4kbps速率而言，也正如下文所描述，该帧在长度上是48比特长，其比特所占帧的时间期间是20ms。该2.4kbps帧含有40个主要业务量比特和8个编码器尾比特。对于1.2kbps速率而言，也如下文所描述的，该帧为24比特长，其比特所占帧的时间期间为20ms。该1.2kbps速率帧含有16个主要业务量比特和8个编码尾比特。
在一个优选实施例中，接入信道数据是由微处理器18产生的，以便以4.8kbps速率传输。由于这样的数据是以与4.8kbps帧格式数据相同的方式制备的，诸如编码、交插、沃尔什编码。在对于4.8kbps数据实现的编码方案中，不管是反向业务信道数据，还是接入信道数据的冗余数据都被产生了。与冗余数据在传输时被取消的反向业务信道不同，在接入信道中包括冗余的所有数据都被传送。接入信道数据帧传输的各个方面的详细情况在下文中提供。
图3说明用来按照图2a～2h格式化数据的各种部件的示例性实施方案。在图3中数据是从微处理器18(图1)向发生器20传送的。发生器20包括数据缓冲器和控制逻辑60、CRC电路62和64、和尾比特电路66。与数据一起来自微处理器的速率命令可以有选择地提供。数据是以每20ms一帧从微处理器向在其中暂存的逻辑电路转移。对于每一帧来说，逻辑60可以对由微处理器传送来的每帧的比特数计数，或者以另外一种方式，利用速率命令和对格式化数据帧中的时钟周期计数。
业务信道的每一帧包括一个帧质量指示符。对于9.6kbps和4.8kbps传输速率而言，帧质量指示符是CRC。对于2.4kbps和1.2kbps传输速率而言，帧质量指示符意味着没有额外的帧质量比特被传输。在接收机中帧质量指示符支持两种功能。第一种功能是确定该帧的传输速率，而第二种功能是确定是否该帧有差错。在接收机中这些确定是通过解码器信息和CRC校验的组合进行的。
对于9.6kbps和4.8kbps速率而言，帧质量指示符(CRC)要计算除帧质量指示符(CRC)本身和编码器尾比特外在帧中的全部比特。逻辑60分别向CRC电路62和64提供9.6kbps和4.8kbps速率的数据。典型地，电路62和64是由如图所示的一些移位寄存器系列、模2加法器(典型地一些异或门)和开关构成的。
9.6kbps传输速率的数据利用了12比特的帧质量指示符(CRC)，这一指示符如参照图2a～2e所描述的是在192比特长的帧中传送的。如图3所示的CRC电路62，对于9.6kbps速率的发生器多项式表示于下式
g(X)＝X12+X11+X10+X9+X8+X4+X+1 (1)
4.8kbps传输速率的数据利用了8比特的CRC，该CRC如参照图2f所描述的那样，是在96比特长的帧中传送的。如图3所示CRC电路，对于4.8kbps速率而言发生器多项式表示于下式
g(X)＝X8+X7+X4+X3+X+1 (2)
初始化时，电路62和64的所有移位寄存器通过来自逻辑60的一个初始化信号都置为逻辑1。另外逻辑60将电路62和64的开关置为上方位置。
对于9.6kbps速率的数据而言，电路62的各寄存器在主要业务量比特、次要业务量比特、或信令比特、或者前者的混合与相应作为电路62的输入的模式/格式指示符的比特一起的172个比特序列中被同步172次。在通过电路62的172个比特同步以后，逻辑60即将电路62的各个开关置为向下位置，随后电路62的各寄存器被附加同步12次。由于电路62的12次附加同步的结果，产生了12个附加的输出比特，这12个附加比特就是CRC比特。为了计算起见，该CRC比特被附加到172比特的末尾，作为电路62的输出。应当注意到，从逻辑60的172比特的输出，这些输出是通过电路62计算CRC比特原样不变的输出，和因此从电路62的输出与它们的输入在次序上和在量值上是相同的。
对于9.6kbps速率而言，数据比特以下述次序从逻辑60输入到电路64。对于仅为主要业务量情况下，各比特按照一个混合模式(MM)比特接着171主要业务量比特的次序从逻辑60输入到电路64。对于具有主要业务量和信令业务量的“模糊和脉冲串”情况下，各比特是按照一个MM比特，一个脉冲串格式(BF)比特、业务量类型(TT)、一对业务量模式(TM)比特、80个主要业务量比特、一个消息开始(MOS)比特、和86个信令业务比特的次序从逻辑60输入到电路64。对于具有主要业务量和次要业务量的“模糊和脉冲串”情况下，各比特是按照一个MM比特、一个BF比特、TT比特、一对TM比特、80个主要业务量比特、和87个信令业务量比特的次序从逻辑60输入到电路64的。对于仅有信令业务量的“空白和脉冲串”的数据格式的情况下，各比特是按照一个MM比特、一个BF比特、TT比特、和169个信令业务量比特的次序从逻辑60输入到电路64中的。对于仅有次要业务量的“空白和脉冲串”数据格式情况下，各比特是按照一个MM比特、一个BF比特、TT比特、和169个信令业务量比特的次序从逻辑60输入到电路64的。
对于4.8kbps速率的数据也类似，电路64的各寄存器对于主要业务量数据的80个比特，或对于接入信道数据的80个比特，同步80次。在通过电路64同步80比特以后，逻辑60将电路64的各开关置于向下位置，同时电路64的各寄存器再被附加同步8次。由于电路62的12次附加同步结果，产生了作为CRC比特的12个附加输出比特。为了计算，该CRC比特也附加到该80比特的末尾作为电路64的输出。也应当注意到，从逻辑60输出的80比特，通过电路64计算CRC比特是原样不变的，并且这些比特从电路64的输出与其输入相比较，其次序和其量值都是相同的。
电路62和64任何一个输出的比特都被提供到在逻辑60控制下的开关60。也输入到开关66的是对于2.4kbps和1.2kbps数据帧的从逻辑60输出的40和16比特主要业务量数据输出。开关66从提供的输入数据(上面位置)的输出和提供的在逻辑0(“0”)值(下面位置)之间做出选择。一般，开关66置于上面位置，允许来自逻辑60的数据，和如果存在的话允许来自电路62和64的数据，并将从发生器20输出到编码器22(图1)。对于9.6kbps和4.8kbps帧的数据而言，通过开关66CRC的比特被校验以后，逻辑60将该开关置于下面位置8个时钟周期，以便产生8个全零尾比特。因此，对于9.6kbps和4.8kbps数据帧而言，作为该帧的输出到编码器的数据包括了CRC比特后面的8个附加的尾比特。对于2.4kbps和1.2kbps帧数据而言也类似，在通过开关66来自逻辑60的主要业务量比特被同步以后逻辑60置开关到下面位置8个时钟周期，以便再产生8个全零尾比特。因此，对于2.4kbps和1.2kbps数据帧，作为该帧输出到编码器的数据包括在主要业务量比特后的8个附加的尾比特。
图4a～4e表示将数据组合入所披露的帧格式的微处理器18和发生器20的操作的一系列流程图。应当认为，对于给出为了传输的各种业务量类型和速率优先权来说可以有各种各样的实施方案。在一个示例性实施例中，当信令业务量消息将被发送，当存在着声码数据时，可以选择“模糊和脉冲串”格式。微处理器18可以产生一个命令给声码器使该声码器以半速率编码话音样值帧，而不管在该速率下声码器将能正常编码该样值帧否。而后微处理器18将半速率声码器数据与信令业务量组成为如图26所示的9.6kbps帧。在这一情况下，一个限制在于为了避免话音质量变坏的以半速率编码的话音帧的数目。在另外一种方案中，微处理器18可以等待，直至在组合该数据入“模糊和脉冲串”格式前接收到声码器数据的半速率帧。在这种情况下，为了保证信令信号的及时传输，最大的限制在于在以半速率将一个命令发给声码器进行编码前可能被强加的非半速率的连续帧的数目。次要业务量可以以类似的方式用“模糊和脉冲串”格式(图2C)来传输。
对于“空白和脉冲串”数据格式类似这种情况，如图2d-2e所示。声码器可以被命令不对话音样值进行编码，或者声码器数据在构成数据帧时由微处理器忽略。在多种速率的主要业务量所产生的帧结构之间的优先权，“模糊和脉冲串”业务量和“空白和脉冲串”业务量对于多种可能性都是敞开着的。
回到图1，因此9.6kbps、4.8kbps、2.4kbps、1.2kbps数据的20ms帧从发生器20输出到编码器22。在示范性实施例中，编码器22最好是一个常规的编码器，编码器的类型在现有技术是公知的。编码器22最好利用1/3速率编码数据，编为约束长度K＝9的卷积码。作为一个例子，编码器22利用g0＝557(八进制)、g1＝663(八进制)和g2＝711(八进制)的发生器功能构成。如像现有技术中所知，卷积编码包括一连续地时移延迟(time-shifted delayed)数据序列的选择类型的模2加。数据序列延迟长度等于K-1，其中K是码的约束长度。因为在优选实施例中利用了1/3码速率，对于每个数据比特产生三个码符号，即码符号(C0)，(C1)和(C2)，输入到编码器。该码符号(C0)，(C1)，(C2)是由发生器功能g0，g1和g2分别产生的。码符号从编码器22输出到数据块交插电路24。输出码的码符号是以码符号(C0)在先，码符号(C1)在其次和码符号(C2)在最后的次序提供给数据块交插电路24的。当初始化时，编码器22的状态是全零状态。另外，在每帧的末尾利用的尾比特提供了编码器22复位为全零状态。
在微处理器18控制下，从编码器22提供给数据交插电路24的符号输出提供了一种码符号的重复。利用常规的随机存取存储器(RAM)作为由微处理器18寻址的符号存储，码符号可以以实现随数据信道变化的码符号重复方式被存储。
对于9.6kbps数据速率而言，码符号不重复。以4.8kbps数据速率码符号被重复一次，即每个符号出现两次。以2.4kbps数据速率每个码符号重复三次，即每个符号出现四次。以1.2kbps数据速率每个码符号重复7次，即每个符号出现8次。对于所有数据速率而言(9.6、4.8、2.4和1.2kbps)码的重复导致作为数据块交插电路24的输出数据的每秒28800码符号的恒定码符号率。在反向业务信道重复的码符号并非全部都发送多次，而由于在下文详述的可变传送工作周期的缘故，在实际发送前，码符号的重复就被删掉。应当理解为，为了描述数据块交插电路的操作，利用码符号重复作为一种权宜之计的方法和一种数据脉冲串的随机发生器将再次在下文详述。应当理解为，区别于利用码符号的重复方案的各种实施方案，也可以很容易地实现同一目的和仍然处于本发明的教导范围之内。
所有码符号将在反向业务信道上被发送和在调制与传送之前接入信道被交插。数据块交插电路24以现有技术公知的方法构成，在20ms时间段内提供一个码符号的输出。一般，该交插的结构是一个32行和18列，即576个单元的矩形矩阵。码符号通过各个列利用9.6、4.8、2.4和1.2数据的重复写入交插电路，以便完全填满32×18矩阵。图5a～5d表示分别对于9.6、4.8、2.4和1.2kbps数据速率的传输，写入交插矩阵的重复的码符号写操作的次序。
反向业务信道码符号是通过行从数据块交插电路输出的。微处理器18也控制交插存储器的地址，以适当的次序输出符号。交插电路的行最好以下列次序输出
在9.6kbps下
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
16 17 18 19 20 21 22 23 24 25 26 27 28
29 30 31 32
在4.8kbps下
1 3 2 4 5 7 6 8 9 11 10 12 13 15 14
16 17 19 18 20 21 23 22 24 25 27 26 28
29 31 30 32
在2.4kbps下
1 5 26 3 7 4 8 9 13 10 14 11 15 12
16 17 21 18 22 19 23 20 24 25 29 26 30
27 31 28 32
在1.2kbps下
1 9 2 10 3 11 4 12 5 13 6 14 7 15 8
16 17 25 18 26 19 27 20 28 21 29 22 30
23 31 24 32
存储信道码符号也通过行从交插电路24输出。微处理器18也控制交插存储器以适当次序输出符号的寻址。在4.8kbps速率下对于接入信道的码符号交插电路的行以下述次序输出
1 17 9 25 5 21 13 29 3 19 11 27 7 23
15 31 2 18 10 26 6 22 14 30 4 20 12
28 8 24 16 32。
应当注意到，在正向传输信道，利用其他编码速率，诸如1/2速率的卷积码，以及各种其它符号交插格式可以利用本发明的基本教导很容易地予以实现。
再次参照图1，被交插的码符号从交插电路24输到调制器26。在优选的实施例中，对于仅向CDMA信道的调制利用了64矩阵正交信令。这就是，对于每6个码符号发送64个可能的调制符号中的一个。64矩阵调制的符号最好是利用沃尔什函数产生的64正交波形中的一个。这些调制符号在图6中给出和编号为从0到63。这些调制符号是根据以下公式选择的
调制符号数＝C0+2C1+4C2+8C3+16C4+32C5 (3)
其中C5将代表最后或最近的和C0代表构成一个调制符号的每组六个编符号的第一个或最老的一个码符号的二进制值(“0”或“1”)。发送一个单个调制符号所要求的时间周期叫做一个“沃尔什符号”间隔和约等于208.333μs。与该调制符号的1/64有关的时间周期叫做“沃尔什时片”和约为3.2552083333……μs。
每个调制或沃尔什符号被从调制器26输出到模2加法器、异或门28的一个输入端。沃尔什符号被以相当于307.2kcps的沃尔什时片速率的4800sps速率从调制器输出。到门28的其它输入是从长码发生器30提供的，发生器30与掩码电路32联合操作产生叫做长码序列的被掩码的伪噪声(PN)码。从发生器30提供的长码序列到是四倍于调制器26的沃尔什时片速率的一种时片速率，即1.2288Mcpc的PN时片速率。门28组合两种输入信号提供一种1.2288Mcps时片速率的数据输出。
长码序列是一种长度为242-1的各个时片序列的时间位移和是由现有技术公知的利用下列多项式的线性发生器产生的
P(X)＝X42+X35+X33+X31+X27+X26+X25+X22+X21+X19+X18+X17+X16+X10+X7+X6+X5+X3+X2+X1+1 (4)
图7更为详细地描述发生器30。发生器30由发生器序列部分70和掩码部分72组成。部分70由耦合在一起的移位寄存器和模2加法器一般为异或门序列组成，按照方程(4)产生42比特码。而后，通过利用由掩码电路32提供的42比特宽掩码对来自部分70的42比特状态的可变输出进行掩码产生长码。
部分72包括有用于接收42比特宽的掩码比特输入端的一系列输入与门741-7420。与门741-7442的各其它输入端接收来自部分70中相应的移位寄位存器的输出。与门741-7442的输出被加法器76进行模2加法，对于部分70的各移位寄存器的每一次1.2288MHz时钟同步形成一个单一比特的输出。典型地，加法器76如在现有技术中所公知的那样是由一些异或门级联安排而构成的。因此，实际的PN序列输出是由如图7所示模2加序列发生器70的所有被掩码的输出的比特构成的。
对于PN扩频所用的掩码将随着在其上移动站进行通信的信道类型而变化。参照图1，一个初始化信息从微处理器18提供给发生器30和电路32。发生器30响应于该初始化信息而初始化该电路。掩码电路32也响应于该初始化信息，该初始化信息表示将被提供的掩码类型，输出42比特的掩码。这样，掩码电路可以由一个存储器构成，该存储器含有对于各种通信信道类型的掩码序列。图8a～8C提供对于每种信道类型掩码比特的示例性限定。
具体地讲，当在接入信道上进行通信时，掩码被如图8a所表示的方式的限定。在接入信道中的掩码，掩码比特M24到M41设置为“1”，掩码比特M19到M23设置为选择该接入信道的号码；掩码比特M16到M18设置为对于相关的寻呼信道的编码信道，即一般地说，范围是从1到7，掩码比特M0到M15设置为对于当前的基站的登记区，掩码比特M0到M8设置为对于当前CDMA信道的导频PN值。
当在反向业务信道上进行通信时，如图8b所示的那样对掩码限定。移动站利用两个长码中唯一针对该移动站的一个，即针对该移动站的电子序号(ESN)的公共长码；和一般是该移动站的电话号码的针对各移动站的识别号码(MIN)的专用长码。在公共长码中，掩码比特M32到M41设置为“0”，和掩码比特M6到M31设置为该移动站的ESN值。
可以进一步设想，专用码可以按照图8C实现。专用码将提供附加的保密，该码仅为基站和移动站知道。专用码在传输媒介上将不透明传输。在专用码中掩码比特M40到M41分别设置为“0”和“1”；而掩码比特M0到M39可以按照预定指定的方案设置。
返回到图1，门28的输出分别提供给一对模2加法器，即异或门34和36的每一个，作为一个输入。门34和36的其它各输入端分别是由I和Q信道PN发生器38和40产生的第二和第三I和Q信道“矩码”的PN序列。反向接入信道和反向业务信道在实际发送前，对信号进行QPSK扩频。在反向信道上这种失调正交扩频利用相同的I和Q PN码作为正向信道I和Q导频PN码。由发生器38和40产生I和QPN码的长度为215和最好是相对于正向信道的零时间失调码。为了进一步理解的目的，在正向信道为每个基站产生一个导频信号。各基站的导频信号如刚刚描述的那样是通过I和Q PN码扩频的。基站的I和Q PN码通过码序列的移位而彼此失调，以便提供基站之间传输的区别。对于I和Q短PN码所产生的函数将表示如下
PI(X)＝X15+X13+X9+X8+X7+X5+1 (5)
PQ(X)＝X15+X12+X11+X10+X6+X5+X4+X3+1(6)
发生器38和40可以按照现有技术公知的方式构成，以便按照方程(5)和(6)提供一个输出序列。
I和Q的波形分别从门34和36被输出，并分别提供作为有限脉冲响应(FIR)滤波器42和44的输入。FIR滤波器42和44是数字滤波器，该滤波器对所产生的I和Q波形的频带限制。这些数字滤波器整形I和Q波形，以便使产生的频谱含在给定频谱掩码之内。该数字滤波器最好具有如下表II所示的脉冲响应
表2
滤波器42和44可以按照公知的数字滤波器技术构成并最好提供如图9所示的频率响应。
由PN扩频功能产生的输入到数字滤波器42和44的二进制“0”和“1”被分别变换为+1和-1。数字滤波器的取样频率是4.9152MHz＝4×1.2288MHz。一个与I和Q数字波形相同步的附加的“0”和“1”输入序列将被提供给每一个数字滤波器42和44。这一个叫做掩码序列的特殊的序列是由数据脉冲串随机发生器产生的输出。掩码序列乘以I和Q二进制波形产生一个三进制数(-1，0和+1)输入到数字滤波器42和44。
如上所述，在反向业务信道上传输的数据速率是9.6、4.8、2.4或1.2kbps速率中的一种和根据一帧一帧地变化。因为对于接入信道和反业务信道帧是固定在20ms长度，所以对于分别为9.6、4.8、2.4或1.2kbps的数据速率传输每帧的信息比特数目将是192.96.48或24。如上所述，信息是利用1/3速率卷积编码的，则码符号对于9.6、4.8、2.4或1.2kbps速率数据将分别由因子1、2、4、8进行重复。因此，所产生的重复码符号的速率被固定在每秒28800个符号(SPS)这个28800SPS码流如上所述是数据块交插的。
在传输之前，反向业务信道交插电路输出码流被一种时间滤波器选通，以允许传输出某些交插电路输出的符号和删除其它一些输出符号。因此，该传输选通的工作周期是随着传输数据的速率改变的。当传输速率为9.6kbps时，该传输选通允许所有交插电路的输出符号将被传送。当传输数据的速率是4.8kbps时，该传输选通允许交插电路输出的符号的一半将被传送等等。这种选通操作通过将20ms的帧分为16个相等的长度(即1.25v)，称为功率控制组。某些功率控制组被控制为通(即发送)，而其它组被控制为断(即不发送)。
控制通和控制断的各组的安排叫做数据脉冲串的随机发生器的功能。控制通的功率控制组在帧中是在其各个位置上的伪随机发生的，以便在反向CDMA信道上加载的实际业务量是平均的，假设对于每个工作周期帧是随机分布的。控制通的各功能控制组被这样安排，即进入到重复过程的每个码符号将被没有重复地发送一次。在控制断期间，移动站不发送能量，因此，减少对工作在同一反向CDMA信道上其它移动站的干扰。这种选通发生在传输滤波之前。
当移动站在接入信道传输时，不利用传输选通过程。当在接入信道上传输时，在传输之前各码符号被重复一次(每个符号发生两次)。
在数据串随机发生器的功能实现中，数据串随机发生器逻辑46产生“0”和“1”的掩码流，这一码流随机地掩码出由码重复产生的冗余数据。该掩码流的图形是由帧数据速率和由从发生器30产生的长码序列中所取的14比特数据块确定的。这些掩码比特与数据流同步，并且该数据是通过数字滤波器42和44的操作由这些比特有选择性地予以掩码的。在逻辑46中，来自发生器30的1.2288MHz长码序列输出被输入到以1.2288MHz速率进行移位的一个14比特移位寄存器中。这个移位寄存器的内容被精确地装入在每个反向业务信道帧边界之前的一个功率控制组(1.25ms)的14比特锁存器中。逻辑46利用这一数据与来自微处理器18的数据输入一起，按照一种预定的算法，确定特定的一组功率控制组或多组功率控制组，在这些组中的数据将被允许通过滤波器42和46以便发送。因此，逻辑46取决于对整个功率控制组的数据是否将被滤除(“0”)或者被通过(“1”)，对每个功率控制组输出一个“1”或“0”。在相应的接收机中，该接收机也利用相同的长码序列和相应的由帧确定的速率，判决其中存在有数据的合适的一个功率控制组或多个功率控制组。
来自滤波器42的I信道数据输出被直接提供一个数/模变换器和抗混淆滤波器电路50。然而，Q信道数据则被从滤波器44输出到一个延迟部件48，该部件对Q信道数据被从延迟部件48输出到数模变换器(D/A)和抗混淆滤波器电路52。电路50和52变换数字数据为模拟形式并滤出该模拟信号。从电路52和50输出的信号被提供到失调正交相移键控(OQPSK)调制器54，在调制器54中被调制和输出到R F发射机电路56。电路56放大、滤波和上变频用于传输的信号。来自电路56的信号输出到天线58用于与基站通信。
应当理解为，本发明的示例性实施例所讨论的对于调制和传输的数据格式化相对于一个移动站的。应当理解为，对于网孔的基站而言，数据格式化是相同的，然而调制可能不同。
上文描述的各优选实施例会使本技术领域的专业人员或利用本发明，对这些实施例的改进对于本技术领域的专业人员来说将是分明显的，和由本发明限定的一般原理可以应用到未利用本发明技术的其它实施例。因此，本发明并非试图被限制在说明书中表示的各个实施例中，而将按照包括说明书中所披露的原理和新颖的特点的最宽的范围。
权利要求
1.在一个数字通信系统中，一种利用超容量数据帧的方法，所述通信系统用以发送一个数据帧中的第一类数据，所述数据帧具有一个数据容量，其中，所述第一类数据的数据容量小于所述数据帧的数据容量，其特征在于所述方法包括以下步骤
接收所述第一类数据，所述第一类数据是根据所述第一类数据的特征确定的；
接收所述第二类数据；以及
根据所述第一类数据的数据速率组合所述第一类数据与所述第二类数据，以提供所述数据帧。
2.如权利要求1所述的方法，其特征在于所述第一类数据包含编码的语音数据，所述第二类数据包含信令数据。
3.如权利要求1所述的方法，其特征在于所述第一类数据包含编码的语音数据，所述第二类数据包含第二业务量数据。
4.如权利要求1至3任一所述的方法，其特征在于进一步包括按照一种扩频调制格式发送所述数据帧的步骤。
全文摘要
用于将以各种速率和不同类型的数据安排到一种唯一结构格式以便于传输的方法和设备。用于传输格式化的数据可以是声码器数据或者不同类型的非声码数据。该数据被组成预定持续期的各帧的以便传输。取决于数据所组成的帧将是若干种数据速率中的一种。声码器数据以若干种数据速率中的一种速率提供并根据预定的格式构成在该帧中。这些帧可以以声码器数据与将以一种最高帧速率的非声码器数据共享的方式格式化。也可以构成不同类型的非声码数据，以便于也工作在最高的帧数据速率。附加的控制数据可以在数据帧中提供，以支持传送和接收时恢复的各个方面。
文档编号H04J13/00GK1874207SQ20061009243
公开日2006年12月6日 申请日期1993年1月16日 优先权日1992年1月16日
发明者罗伯托·帕多瓦尼, 爱德华·G·蒂德曼, 林赛·A·韦弗, 布赖恩·K·巴特勒 申请人:高通股份有限公司