专利名称：一种实现自动增益控制的数字电路装置的制作方法
技术领域：
本发明涉及数字通信和数字信号处理领域，具体涉及一种实现数字信号自 动增益控制的数字电路装置。
背景技术：
在时分同步码分多址(Time Division - Synchronized Code Division Multiple Access， TD-SCDMA)等移动通信系统中，由于空中的无线信道存在时变性和 其他多种因素，导致接收机接收的信号瞬时能量差别很大，即具有很大的动态 范围，从而导致接收机在处理这类信号时比处理平稳信号要困难许多。一般地， 从较短的时间来看，也可以把接收信号近似为平稳信号，但在不同的时段内， 由于时变性等原因，其能量波动会很大，不便于解调芯片对信号的解调，从而 导致接收信号不稳定。
现有技术通过根据不同时间段内信号能量的变化，利用自动增益控制技术 (Automatic Gain Control, AGC)使其变为相对平稳的信号，即通过控制一个 可变增益因子，将信号的能量维持在某个期望值附近。接收信号经过AGC控 制后，能量会维持在一个相对稳定的范围，便于解调芯片对信号的解调。
AGC控制的原理一般为先统计一段时间内信号的平均能量，然后与期 望值进行比较，得出一个调整因子，即AGC因子，再使用此因子与信号相乘， 将信号的平均能量调整到期望值。
现有技术例如TD-SCDMA通信系统中，AGC控制调整一般在数字信号处 理器(Digital Signal Processor ， DSP)中，通过编写软件来实现，其缺点是处 理时间长，与各种通信设备中的硬件交互困难，不能稳定工作。
发明内容
本发明所要解决的问题是提供一种实现自动增益控制的数字电路装置，为 一硬件电路，其克服软件处理时间长，与硬件交互数据困难，不能稳定工作等
现有技术的缺点。
为实现本发明目的而提供的一种实现自动增益控制的数字电路装置，包括
至少一个求能量单元，至少一个能量累加器，至少一个AGC因子计算单元，
至少一个数据相乘单元；
所述求能量单元的输出作为所述能量累加器的输入-，
所述能量累加器的输出作为所述AGC因子计算单元的输入； 所述数据相乘单元利用AGC因子计算单元计算出的AGC因子与天线数
据相乘，将天线数据调整到期望的幅度。
所述求能量单元通过近似求模方法实现求得天线数据的能量值。 所述近似求模方法为对单个复数进行近似求模，或者为对大量复数模的和
进行近似计算。
还包括至少一个同步接口单元，所述同步接口单元的输出连接到求能量单 元，将外送来的天线数据同步到装置内的时钟域。
所述的实现自动增益控制的数字电路装置，可以还包括至少一个天线数据 存储器，所述同步接口单元的输出连接到所述天线数据存储器；所述天线数据 存储器的输出连接到数据相乘单元。
所述的实现自动增益控制的数字电路装置，也可以是还包括至少一组三态 门，至少一个RAM，至少一个RAM控制器；
所述同步接口单元的输出连接到所述RAM;所述RAM的输出连接到数 据相乘单元。
所述的实现自动增益控制的数字电路装置，更还可以是还包括至少一个数 据缓冲器，至少一组三态门，至少一个RAM，至少一个RAM控制器；
所述同步接口单元的输出连接到所述数据缓冲器；所述RAM的输出连接 到数据相乘单元。
所述RAM为单口 RAM。
所述数字电路装置是用于TD-SCDMA通信系统，或者WCDMA通信系 统，或者CDMA2000通信系统中的对基带解调芯片的输入天线数据实现自动 增益控制的数字电路装置。
本发明的有益效果是本发明的实现自动增益控制的数字电路装置，通过 一个硬件电路，实现信号的AGC控制处理，可以提高信号的处理速度，为后续的信号处理流程节省出时间，而且容易与后续处理的硬件兼容，单元之间的 接口比较容易定制，不受软件编程的制约，能够稳定地工作。
图1为本发明实施例一的电路结构图； 图2为本发明实施例二的电路结构图。
具体实施例方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本发明的一种实现自动增益控制的数字电路装置进行进一步详细说 明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定 本发明。
本发明特别是以一种第三代(3G)无线移动通信技术，时分双工同步码分多 址(TD-SCDMA)通信系统的实现自动增益控制的数字电路装置而进行的描述， 但本发明同样适用除了以上提到的移动通信系统，如宽带码分多址(Wideband Code Division Multiple Access ， WCDMA)通信系统，码分多址2000(Code Division Multiple Access 2000， CDMA2000)通信系统的情况。
实施例一
如图1所示，为本发明实施例一所述的实现自动增益控制的数字电路装置 的结构图，用于对基带解调芯片的输入数据进行自动增益控制。此电路装置包 括 一个同步接口单元IO， 一个求能量单元ll， 一个天线数据存储器15， 一
个能量累加器12， 一个AGC因子计算单元13， 一个数据相乘单元14。
本电路装置的输入数据连接到同步接口单元10，输出数据为数据相乘单 元14的输出。
同步接口单元10的输出连接到求能量单元11和天线数据存储器15的输
入；
求能量单元11的输出作为能量累加器12的输入； 能量累加器12的输出作为AGC因子计算单元13的输入； AGC因子计算单元13和天线数据存储器15的输出作为数据相乘单元14 的输入；
从芯片装置外传输过来的天线数据一般不属于芯片装置内时钟域，因此需
要一个同步接口单元10先将芯片装置外送来的天线数据同步到芯片装置内本
地时钟域。然后再将同步后的天线数据传输给求能量单元11调整信号能量幅
度。并将同步后的天线数据传输给天线数据存储器15。
自动增益控制调整的是信号的能量幅度，由于来自于天线数据一般是复数 数据，因此需要利用求能量单元ll求得其能量值。
一般的求能量方法是取信号的实部和虚部的平方和，然后开平方。然而， 由于求平方和以及开平方需要消耗大量的硬件资源，不适合于在硬件计算中使 用，因此本发明实施例通过其他变通方式来降低资源消耗，比如一些近似求模 方法(算法)。由于近似求模算法很多，本发明实施例列举采用以下两种方法
方法一对单个复数进行近似求模，此方法为先对实部和虚部分别求绝 对值a=abs(l) , b=abs(Q)，如果b>a则互换，使得绝对值大的为a，小的为b;
然后，如果4*b大于a，则此复数的模为Z-0.875a+0.5b，否则此复数的模Z
等于a。即
a=abs(l); 〃有符号到无符号变换，即求绝对值
b=abs(Q);
if(b>a){c=a;a=b;b=c;}; 〃如果b〉a，则互换a和b if(4*b>a) Z=0.875a+0.5b; else Z=a
方法二对大量复数模的和进行近似计算，此方法为先对每个复数的实 部和虚部分别求绝对值aFabs(li) , bFabs(Qi)，然后计算每个复数实部和虛部绝 对值的和Ci=ai +bi，再累加所有复数实部和虚部绝对值的和，最后再将累加和
乘以兀/4，即2 =丘2>,。艮P:
ai-abs(li); 〃有符号到无符号变换，即求绝对值 bF3bs(Qi); Ci=ai +bi;
后的累加计算，可以执行乘以n/4的计算。
然后，将求能量单元11求得的能量值输出给能量累加器12。 能量累加器12对一段时间内的数据进行能量累加，传输给AGC因子计算
单元13。
AGC因子计算单元13先计算此段时间内的能量平均值，然后与期望值进 行比较，得出AGC因子，其一般可通过期望值除以此能量平均值得到此因子。
数据相乘单元14利用AGC因子计算单元13计算出的AGC因子与天线 数据存储器15中的天线数据相乘，天线数据与AGC因子相乘后即可将天线数 据调整到期望的幅度，完成数据的自动增益控制。
本发明实施例一适用于数据相乘单元14从本段数据得到的AGC因子与下 一段数据相乘，即调整下一段数据的幅度，可以不必将同步接口单元10同步 后的天线数据在RAM缓存，或只在RAM中缓存很少量的天线数据的情况。
实施例二
如图2所示，为本发明实施例二所述的实现自动增益控制的数字电路装置 的结构图，此电路装置包括以下几个部分 一个同步接口单元10， 一个求能 量单元ll， 一个能量累加器12， 一个AGC因子计算单元13， 一个数据相乘 单元14， 一个数据缓冲器20， 一组三态门21， 一个随机存取存储器(Random Access Memory, RAM) 22， 一个RAM控制器23。
本发明实施例二适用于数据相乘单元14从本段数据得到的AGC因子与本 段数据相乘，即调整本段数据的幅度，其需要利用RAM来缓存数据。
同歩接口单元10，求能量单元11，能量累加器12， AGC因子计算单元 13，数据相乘单元14的连接传输关系与实施例一相同，在实施例一中不再一 一赘述。
同步接口单元10先将同步后的天线数据传输给数据缓冲器20。 数据缓冲器20的输出连接到三态门21的数据输入端；三态门21的数据
输出端连接到单口 RAM22的双向数据总线上；RAM控制器23连接到单口
RAM22的其他端口和三态门21的控制端。
本发明实施例二中使用的RAM为一个单口 RAM22，用来存储需要缓存
的数据。由于单口RAM22不能同时进行读写，因此其数据总线的吞吐量要在
天线数据流量的2倍以上。而由于单口RAM22的数据总线是双向的，因此需 要使用三态门21进行读写控制，当需要向单口 RAM22写入时，将三态门21 打开；否则将三态门21关闭，数据相乘单元14从单口RAM22中读取数据， 当从单口 RAM22读取数据时，可对将要写入的数据在数据缓冲器20中进行 缓存。
本发明实施例二考虑到有些类型的单口 RAM22使用效率比较低，比如动 态RAM，需要一次性写入多个数据，此时需要先将待写入的数据先利用数据 缓冲器20进行缓冲；
有些类型的单口RAM22使用比较方便，比如ZBTSSRAM，此时可以不 利用数据缓冲器20对数据进行缓冲。
RAM控制器23对单口 RAM22进行读写控制，如果是动态RAM,还需 要包含刷新等控制逻辑。
单口 RAM22的价格比较低，可以节约产品的成本。如果在芯片内部内嵌， 由于单口 RAM22的面积比较小，可以节省芯片的面积，从而降低芯片的成本。
本发明的实现自动增益控制的数字电路装置，通过一个硬件电路，实现信 号的AGC控制处理，可以提高信号的处理速度，为后续的信号处理流程节省 出时间，而且容易与后续处理的硬件兼容，单元之间的接口比较容易定制，不 受软件编程的制约，能够稳定地工作。
通过以下结合附图对本发明具体实施例的描述，本发明的其它方面及特征 对本领域的技术人员而言是显而易见的。
应当理解的是，以上对本发明的具体实施例进行了描述和说明，这些具体 实施例的描述较为详细，应被认为其只是示例性的，并不能因此而认为是对本 发明专利保护范围的限制，本发明的专利保护范围应以权利要求进行解释。
权利要求
1、一种实现自动增益控制的数字电路装置，其特征在于，包括至少一个求能量单元，至少一个能量累加器，至少一个AGC因子计算单元，至少一个数据相乘单元；所述求能量单元的输出作为所述能量累加器的输入；所述能量累加器的输出作为所述AGC因子计算单元的输入；所述数据相乘单元利用AGC因子计算单元计算出的AGC因子与天线数据相乘，将天线数据调整到期望的幅度。
2、 根据权利要求1所述的实现自动增益控制的数字电路装置，其特征在 于，所述求能量单元通过近似求模方法实现求得天线数据的能量值。
3、 根据权利要求2所述的实现自动增益控制的数字电路装置，其特征在 于，所述近似求模方法为对单个复数进行近似求模，或者为对大量复数模的和 进行近似计算。
4、 根据权利要求1至3任一项所述的实现自动增益控制的数字电路装置， 其特征在于，还包括至少一个同步接口单元，所述同步接口单元的输出连接到 求能量单元，将外送来的天线数据同步到装置内的时钟域。
5、 根据权利要求4所述的实现自动增益控制的数字电路装置，其特征在 于，还包括至少一个天线数据存储器，所述同步接口单元的输出连接到所述天 线数据存储器；所述天线数据存储器的输出连接到数据相乘单元。
6、 根据权利要求4所述的实现自动增益控制的数字电路装置，其特征在 于，还包括至少一组三态门，至少一个RAM，至少一个RAM控制器；所述同步接口单元的输出连接到所述RAM;所述RAM的输出连接到数 据相乘单元。
7、 根据权利要求4所述的实现自动增益控制的数字电路装置，其特征在 于，还包括至少一个数据缓冲器，至少一组三态门，至少一个RAM，至少一 个RAM控制器；所述同步接口单元的输出连接到所述数据缓冲器；所述RAM的输出连接 到数据相乘单元。
8、 根据权利要求6所述的实现自动增益控制的数字电路装置，其特征在于，所述RAM为单口RAM。
9、根据权利要求1至3任一项所述的实现自动增益控制的数字电路装置， 其特征在于，所述数字电路装置是用于TD-SCDMA通信系统，或者WCDMA 通信系统，或者CDMA2000通信系统中的对基带解调芯片的输入天线数据实 现自动增益控制的数字电路装置。
全文摘要
本发明公开了一种实现自动增益控制的数字电路装置，包括至少一个同步接口单元，至少一个求能量单元，至少一个能量累加器，至少一个AGC因子计算单元，至少一个数据相乘单元，至少一个天线数据存储器；所述求能量单元通过近似求模方法实现求得天线数据的能量值；所述数据相乘单元利用AGC因子计算单元计算出的AGC因子与天线数据相乘，将天线数据调整到期望的幅度。其提高信号的处理速度，容易兼容，能够稳定地工作。
文档编号H04B7/005GK101192857SQ20061011470
公开日2008年6月4日 申请日期2006年11月21日 优先权日2006年11月21日
发明者温子瑜 申请人:中兴通讯股份有限公司