专利名称：一种光纤串行通信卡的制作方法
技术领域：
本发明涉及一种光纤通信器件，尤其是涉及一种基于现场可编程逻辑门阵列(FPGA)的光纤(Fiber Channel，简称FC)高速串行通信卡。
背景技术：
现有的光纤通信基本上都是使用专用集成电路(ASIC)+光电收发器，由于ASIC都是针对某一特定功能的，ASIC设计的灵活性受到了很大限制。而FPGA的内部逻辑功能却可以随着不同的应用而进行更改，因此可应用于各种不同的场合和不同的标准。
韩晓春在公开号为CN1124894的发明专利申请中公开一种异步两线全双工智能通信卡，其特征在于存储器、异步串行通信部件1、异步串行通信部件2由单片机控制；异步串行通信部件1与EIA电平、TTL电平转换电路进行双向数据通信；异步串行通信部件2与平衡数据发送、接收器对通过光电隔离部件进行双向数据传输；由单片机对异步串行通信部件2及保护电路部分进行实时监测与控制。
发明内容
本发明的目的在于针对现有的光纤通道数据通信处理芯片都采用ASIC芯片，其设计的灵活性受到很大限制等问题，提供一种光纤高速串行通信卡。
本发明的技术方案是使用FPGA代替ASIC作为光纤通道数据通讯处理芯片，采用FPGA内部嵌入的多吉比特收发器MGT+光电收发器+CPCI接口的总体设计方案，并利用FPGA内部集成的处理器进行嵌入式系统设计，构建片上可编程系统连接CPCI接口和收发器模块，在计算机系统之间通过光纤实现高速串行通信。
本发明设有控制芯片，作为通信卡的核心控制芯片；光收发模块，光收发模块的接收端和发送端分别与控制芯片的串行发送端和串行接收端连接；时钟产生模块，用于为控制芯片提供串行收发器所需的时钟和Power PC处理器基准时钟，时钟产生模块接控制芯片；
电源模块，用于为通信卡各部分提供电源；ISP配置PROM，ISP配置PROM接控制芯片；紧凑型外围设备互联(Compact Peripheral Component Interconnect，简称CPCI)接口，CPCI接口用于控制芯片与CPCI总线的连接。
控制芯片采用Virtex-II Pro FPGA器件作为通信卡的核心控制芯片来实现高速串行数据的收发、内部数据的封装处理以及与主机的CPCI接口功能，同时利用芯片中内置的300MHZ+IBM PowerPC405 CPU可以极大地增强通信接口的数据处理及控制能力，构成“智能通信卡”，可以减轻主机CPU的通信处理负担，又可以满足不同通信协议对数据链路层功能的变化需求的基于现场可编程逻辑门阵列的光纤高速串行通信卡。
时钟产生模块用于产生LVDS差分时钟和单端时钟，其中差分时钟主要为FPGAK的RocketIO串行收发器提供必需的时钟，而单端时钟则为FPGA中的Power PC处理器提供基准时钟。时钟产生模块由串行收发器差分时钟产生器的Power PC处理器单端时钟产生器组成，差分时钟器的输出端接FPGA中的串行收发器，单端时钟产生器的输出接FPGA中的PowerPC处理器。
CPCI接口用于完成将数据接入工业控制计算机CPCI总线的功能，CPCI接口与CPCI总线和Virtex-II Pro FPGA连接，CPCI接口的输入端接CPCI总线，CPCI接口的输出端接FPGA的OPB-PCI桥。CPCI接口其总线逻辑由Virtex-II Pro实现。
采用Virtex-II Pro FPGA器件作为通信卡的核心控制芯片来实现高速串行数据的收发、内部数据的封装处理以及与主机的CPCI接口功能，同时利用芯片中内置的300MHZ+IBMPowerPC405 CPU可以极大地增强通信接口的数据处理及控制能力，构成“智能通信卡”，这一方面可以减轻主机CPU的通信处理负担，另一方面可以满足不同通信协议对数据链路层功能的变化需求的基于现场可编程逻辑门阵列的光纤高速串行通信卡。
图1为本发明实施例的结构组成框图。
图2为本发明实施例的FPGA内部系统设计结构图。
具体实施例方式
以下实施例将结合附图对本发明作进一步的说明。
参见图1，本发明采用3.3V信号环境下的32位CPCI接口与主机进行数据通信，通信卡之间通过光纤进行通信，光纤数据传输速率可达1.25Gbps。本发明主要由控制芯片(采用Virtex-II Pro FPGA)1、SFP光收发模块2、时钟产生模块3、电源模块4、ISP配置PROM5和CPCI接口6等几个功能模块组成。图1还表示了通信卡各模块之间的逻辑关系和信号流程。
控制芯片1采用Virtex-II Pro系列产品的FPGA，Virtex-II Pro系列产品是Xilinx公司推出的高端FPGA产品，它采用0.13μm的9层全铜工艺生产，沿用了完善和成熟的Virtex-II体系结构，并利用IP(Intellectual Property，知识产权)植入技术无缝嵌入了32位的IBM PowerPC405 RISC处理器内核和RocketIO高速串行收发器。Virtex-II Pro内部具有丰富的可编程资源，能完成复杂的组合与时序逻辑设计，满足可编程片上系统的应用设计需求。通过在Virtex-II Pro系列产品中内嵌32位的RISC处理器内核和3.125Gbps的RocketIO高速串行接口，Virtex-II Pro可为网络和通信系统提供极高的带宽，将FPGA器件的应用推向了更广阔的领域。
光收发模块2是一种光纤收发器件，光收发模块可采用小型封装插拔式光收发模块(Small Form-Factor Pluggable Optical Transceiver，简称SFP光模块)，它具有小型化、可热插拔和自诊断功能。本发明可选用Infineon公司的V23848-M305-C56智能SFP(iSFP)光模块，该光模块采用850nm激光器，可支持155Mbps～2.67Gbps的数据传输速率，最大传输距离为500米。
本发明采用ICS公司的可编程LVDS频率合成器ICS8442器件产生RocketIO串行收发器的参考时钟。
本发明的100HMz有源晶振提供了处理器模块所需的100MHz时钟，该时钟输入到DCM数字时钟管理器中，生成处理器模块所需的各种时钟。
本发明采用两片TI公司的PTH03000WAH电压变换芯片将CPCI提供的3.3V电压转换为2.5V和1.5V电压，其分压电阻分别为576Ω和9.76KΩ，而3.0V的电压则由LT1763电压转换芯片提供，其分压电阻为26.1Ω。
Xilinx公司的所有FPGA器件都是基于SRAM技术的，可以反复编程而不需专门的编程器，但由于SRAM的易挥发性，一旦断电，FPGA中的数据就会丢失，所以在每次设备上电时必须将配置数据加载到FPGA器件内部的SRAM中，称为配置过程。
Xilinx公司的FPGA共有三种配置模式，分别为串行(Serial)模式、并行(SelectMAP)模式和JTAG边界扫描(Boundary Scan)模式。根据配置时钟的来源，串行模式和并行模式又可分为主串行(Master Serial)、从串行(Slave Serial)模式、主并行模式(Master SelectMAP)和从并行(Slave SelectMAP)模式。XCF系列配置存储器是Xilinx公司推出的最新一代基于PlatformFlash解决方案的高性价比配置存储器。本发明采用XCF系列中的XCF04S芯片存储FPGA的配置数据，该芯片的工作电压为3.3V，容量为4Mbit，支持JTAG边界扫描配置模式和主/从串行配置模式，可以满足系统设计的需要。
CPCI是一种与PCI完全兼容的总线标准，它既具有PCI总线的高性能又具有欧洲卡结构的高可靠性，是符合国际标准的真正工业型总线，适合在可靠性要求较高的工业、航天和军事设备上应用。本发明采用3.3V信号环境下的32位CPCI接口6与主机进行数据通信，采用32b/32MHz的CPCI总线7，信号电压为3.3V，其尺寸为100mm×160mm的3U标准，CPCI接口6为110针引脚。CPCI接口6主要完成将数据接入工业控制计算机CPCI总线7的功能，其总线逻辑由Virtex-II Pro实现。在图1中，JTAG接口8分别与控制芯片1的JTAG调试接口和ISP配置PROM5连接，控制芯片1的UART(通用异步收发器)通过RS232串口9外接PC机，实现串口通信。
FPGA片上系统设计是在Virtex-II Pro器件内部构建一个以PowerPC405处理器硬核为中心的嵌入式计算机应用系统，在FPGA内部实现系统的总线架构、数据存储、地址译码、外设接口等系统部件和功能。各模块执行各自的功能一起构成SOPC片上可编程系统。整个系统的设计结构框图如图2所示，JTAG调试接口201连接PowerPC405处理器202的核和JTAG链，用于JTAG调试。
复位模块(Reset block)203控制FPGA内各模块的reset信号的输入和输出。
PowerPC405处理器202通过PLB总线204和OPB总线205与各外设IP核相连，PLB总线204和OPB总线205之间通过PLB-OPB桥206相连。
OPB-PCI桥207实现了OPB总线205和CPCI总线7(参见图1)之间的通信。
为了存储应用程序，系统使用了16K字节PLB总线块RAM208。
UART(通用异步收发器)209用于连接PC机RS232串口9(参见图1)实现串口通信。
此外还有2个8K字节的OPB总线块BRAM用于存储通信数据，其中，接收存储器212用于存储Aurora核接收到的数据，而发送存储器213则用于存储待发送的数据。
Aurora模块211实现了设备双方通过Aurora链路层协议通信，通信双方以帧方式进行数据传输，Aurora模块211的串行发送端214接SFP光收发模块的接收端，Aurora模块211的串行接收端215接SFP光收发模块的发送端，帧大小设定为7K，并在通信中采用了Aurora核的NFC流控制机制。
以下给出本发明的使用说明。
1.硬件连接首先，将通信卡插入支持CPCI总线接口的计算机中，然后将光收发模块插入专用光收发插座，最后将二块通信卡使用光纤连接起来。计算机上电后，通信卡开始进行通信并检测对方设备是否存在，并通过信号灯给出通信状态。
2.安装驱动程序和应用程序通信卡完全符合CPCI总线规范，支持即插即用功能。为了使用通信卡，还需设计驱动程序和应用程序。
计算机上电后，操作系统就会提示检测到新硬件，按照向导指示，装截入正确的驱动程序，即可在操作系统中使用通信卡。
使用本发明的用户还可根据自己的需要开发驱动程序和应用程序。
以下给出本发明实施例的技术指标。
采用CPCI总线协议，3U规格(100mm×160mm)尺寸；可配置两套FC通道接口(每套一发一收)；通道的通信速率为1.25Gbps；CPCI总线采用32b、33MHz、3.3V逻辑电平标准。
权利要求
1.一种光纤串行通信卡，其特征在于设有控制芯片，作为通信卡的核心控制芯片；光收发模块，光收发模块的接收端和发送端分别与控制芯片的串行发送端和串行接收端连接；时钟产生模块，用于为控制芯片提供串行收发器所需的时钟和Power PC处理器基准时钟，时钟产生模块接控制芯片；电源模块，用于为通信卡各部分提供电源；ISP配置PROM，ISP配置PROM接控制芯片；CPCI接口，CPCI接口分别与控制芯片和CPCI总线连接。
2.如权利要求1所述的一种光纤串行通信卡，其特征在于控制芯片采用Virtex-II ProFPGA器件。
全文摘要
一种光纤串行通信卡，涉及一种光纤通信器件，尤其是涉及一种基于现场可编程逻辑门阵列(FPGA)的光纤高速串行通信卡。提供一种光纤高速串行通信卡。设有控制芯片，作为通信卡的核心控制芯片；光收发模块，光收发模块的接收端和发送端分别与控制芯片的串行发送端和串行接收端连接；时钟产生模块，用于为控制芯片提供串行收发器所需的时钟和Power PC处理器基准时钟，时钟产生模块接控制芯片；电源模块，用于为通信卡各部分提供电源；ISP配置PROM，ISP配置PROM接控制芯片；CPCI接口，CPCI接口用于控制芯片与CPCI总线的连接。控制芯片采用Virtex－II Pro FPGA器件作为通信卡的核心控制芯片。
文档编号H04B10/12GK1964232SQ20061014193
公开日2007年5月16日 申请日期2006年9月30日 优先权日2006年9月30日
发明者陆达, 洪鸿榕, 周维彬, 吴德铭 申请人:厦门大学