专利名称：用于将包含相同颜色分量的信号相加的成像设备的制作方法
技术领域：
本发明涉及用于拍摄物体的图像的成像设备。
背景技术：
近年来，在主要用途用于拍摄照片(静像)的数字照相机中，已经使用了高达千万像素的成像部件，对于主要用途是拍摄运动图像的电影摄影机(摄像机)，也已采用几百万像素的成像部件。在上述用途中，一般，在拍摄需要高分辨率的高清晰度图像时，用高像素拍摄图像，在低分辨率的情况下则使用低像素。在这样的过程中，在拍摄高清晰度图像时，通常从成像部件读出所有像素信号，在拍摄低清晰度图像时，为了防止照相机(或者摄像机，以下同此)过度消耗电力，或者为了增加拍摄的次数，进行像素信号的间隔读出(thinning-outreadout)，或者进行间隔抽取像素信号并将像素信号相加(addition)的读出。上述传统方案的例子包括日本专利公开No.9-247689以及日本专利公开No.2001-36920。
在日本专利公开No.9-247689(公开文本的图3)所公开的方案中，按照4×4像素的增量间隔抽取(thinning out)相同颜色来进行读出信号的相加。
在日本专利公开No.2001-36920(公开文本中的图1)中公开的方案中，将多个像素信号相加，4×4像素构成一组，这样，在进行相加之前和之后，每一个颜色的空间颜色阵列是相同的。
在日本专利公开No.9-247689中，用在4×4像素中的有效像素数较少。由于高度像素化(pixelation)，最近的成像部件的单位像素大小降低了，灵敏度不够成为更加突出的问题。对于数字照相机来说，尽管可以用闪光来补偿拍摄暗物体时灵敏度不够的问题，但是，由于不能使用昂贵而笨重的光源，拍摄运动图像时会产生大量的噪声。另外，由于图像采样频率的恶化(这又是由于像素信号的间隔抽取导致的)，会产生波纹干扰(莫阿纹)，从而导致图像质量显著恶化。
在日本专利公开No.9-247689中，尽管可以通过增加在一组中要相加的像素信号数来提高灵敏度，一个问题是不被使用(被废弃)的像素信号的提供。另外，尽管在一个组内将多个像素信号相加以便每一种颜色的空间颜色阵列(spatial color array)在相加前后变得相同，一个问题是，在放大时，可以观察到少量的莫阿纹。
如上所述，使用传统的技术，存在由于像素信号的间隔抽取而使灵敏度的改进不够的问题，并且，即使空间颜色阵列相同，也会出现莫阿纹。
发明内容
本发明的一个目的是，即使在通过将多个像素信号相加来获得低分辨率图像的情况下，也能提供好的图像质量。
为了实现上述目的，根据本发明的第一方面，提供一种成像设备，包括在水平方向和垂直方向按阵列排列的多个光电转换单元；以及加法装置，用于将从所述多个光电转换单元提供的包括相同颜色分量的信号相加，使得相加后的各信号的重心相对于各信号具有相同的间距。
在拍摄高分辨率图像的情况下，这种方案实现了读出所有像素，在拍摄低分辨率图像的情况下，这种方案实现了高灵敏度、高速度读出以及高的质量。
从下文参照附图对优选实施例的说明中，可以清楚本发明的其它目的和特征。
图1图示了在将像素信号相加之前各颜色的阵列的一个例子；图2A到图2E是举例的示意图，用于图解在将像素信号相加之后的颜色阵列以及对于每一种颜色要相加的信号；图3是构成成像设备的成像部件的框图；图4是从成像区读出的像素信号的信号处理电路的部分电路图；图5是用于说明的示意图，其中，以要相加的多行为增量读出信号；图6是用于说明的示意图，其中，读出一屏内的加法之后的信号；图7是在使用机械快门的情况下的说明图；图8是像素信号的读出及其加法的时序图；图9是一个系统示意图；图10是一个像素单元的单元像素电路图；图11是公共放大器像素的像素结构图的一个例子。
具体实施例方式
下面结合附图详细描述本发明的优选实施例。
图1是图解在将像素信号相加之前各颜色的阵列的一个例子的示意图，图2A到图2E是用于图解将像素信号相加之后的颜色阵列和对于每一个颜色要相加的信号的示意图。
对于图1所示的颜色阵列的例子，假设颜色过滤器G(绿色)、R(红色)和B(蓝色)被配置在成像部件的每一个光电二极管上。在这个例子中，G按国际象棋棋盘图案排列，R和B每隔一行排列。换句话说，2×2个，也就是4个R、G、G和B像素按照二维设置，作为一个单元像素颜色矩阵。
使用本发明的本实施例的像素信号加法读出(addition-readout)拍摄模式，在一个成像部件内将像素信号相加，以便配置与图2A所示相同的颜色阵列，结果被存储在存储器中，然后从成像部件读出结果。使用这个实施例，图示了将3×3也就是9个相同颜色的像素相加的例子。图2B图示了Rij信号的加法，也就是，将对应于m，m+2和m+4行的Rn，Rn+2和Rn+4列上的信号相加。同样，图2C图解了Gi，j+1信号的加法，图2D图解了Gi+1，j信号的加法，图2E图解了Bi+1，j+1信号的加法。在这种情况下，每一种颜色的加法在空间上交叠。这样，对于相加后的各颜色信号，空间采样的重心具有相同的间距(节距，pitch)，另外，使用了所有的像素信号。因此，消除了由于空间采样的偏移而导致的图像上的莫阿纹，并且，相对于传统的灵敏度，灵敏度(尤其是光学拍摄噪声)改进了 也就是3倍。例如，在将本发明应用于具有五百万像素的成像部件的情况下，相加后的像素数变得相当于VGA上下的像素数，从而可以实现高灵敏度高速度拍摄的信号读出。另外，在有必要是低分辨率的情况下，可以将相加像素数增加到5×5或者7×7。这产生了灵敏度提高的好处。即使相加像素数增加，所需要的也只是将后面要讨论的加法电路的存储器CA增加要相加的行的数量。
下面描述成像部件的内部配置的一个例子。图3是根据本发明的本实施例的成像设备的成像部件的一个框图。在该图中，由比如后面要描述的图10所示的用于进行光电转换的光电二极管和像素放大器等构成的像素单元以矩阵方式被布置和连接到一个成像区。该成像区的像素单元由来自垂直扫描电路(V.SR)10的多个驱动脉冲控制。所述成像区的奇数编号的垂直信号行被连接到CDS/放大器电路/存储器电路20-1，偶数编号的垂直信号行被连接到CDS/放大器电路/存储器电路20-2。在图中，在成像区上方和下方的电路模块具有相同的配置，因此在后面，只对成像区下方的电路模块进行说明。使用来自像素单元的信号，在CDS/放大器电路/存储器电路20-1去除像素单元的噪声，只有信号分量被放大和存储到存储器1。在本发明的成像设备在全部像素读出模式而不是在加法读出模式工作时，存储器1中的信号由来自水平扫描电路(H.SR)的扫描脉冲hn(1)、hn(2)和hn(3)控制，并被读出到一个输出信号线。在加法读出模式(addition-readout)的情况下，存储器1中的信号被引导到加法电路30-1。在加法电路30-1中，将来自存储器1的具有相同颜色的信号相加。被相加的信号在存储器2中临时累加，并由来自水平扫描电路(H.SR)的扫描脉冲hn(a)控制，然后被读出到所述输出信号线。
图10图解了像素单元的单元像素电路图。图4是来自成像区的像素信号的读出信号处理电路的部分电路图。图8图解了像素信号的加法的时序图。下面参照这些附图描述来自像素单元的读出信号以及信号的加法，图4中的方案图解了在图3的成像框图中进行3×3像素的加法的一个例子。
图10中的像素单元由用作光电转换单元的光电二极管PD、用于控制来自光电二极管PD的信号电荷的传输的传输开关MTX、连接到该传输开关MTX的像素放大器MSF、用于重置像素放大器MSF的栅极部分(浮动扩散)的残余电荷的重置开关MRES，以及用于控制来自像素放大器的信号的传输的选择开关MSEL。所述像素放大器的一个电流源开关MRV被设置在所述成像区的外部。
下面描述图4中的读出信号处理电路。一个由电容C、箝位开关MC、参考电压源VR和放大器Amp构成的电路是用于消除来自像素单元的噪声的CDS电路。用于临时累加经过CDS处理的3列的信号的电路是存储器1电路的存储电容器CT1、CT2和CT3。用于相加和临时累积存储器1电路的三个信号的电路是存储电容器CA1。同样，用于临时累积在水平像素行上要相加的不同信号的电路是存储电容器CA2和CA3。用于相加和临时累积来自这些存储电容器CA1、CA2和CA3的信号的电路是存储器2电路的电容器CT2n，CT2n+1。
下面结合图8的时序图进行说明。在正在过去的任意曝光期间，首先，在每一个脉冲的控制下，每一个电路单元的节点处的每一个残余电荷都被重置。在时间t1，用脉冲RES重置像素放大器MSF的栅极部分，用脉冲C1和TS1重置存储器1电路，用脉冲AD4、C2和AD5分别重置加法单元电容器CA1、CA2和CA3。在时间t2，当脉冲C1关闭时，由箝位电容器C对像素放大器噪声箝位，通过像素放大器，由脉冲TX将光电二极管的电荷输入到箝位电容器C。
这样，像素噪声被CDS消除，并通过放大器Amp临时累积在存储器1电路中。现在，假设在图1的m行上进行垂直扫描，来自垂直信号行V1、V3和V5的信号，也就是信号Rmn，被临时累积在存储电容器CT1中，信号Rm，n+2被累积在存储电容器CT2中，信号Rm，n+4被累积在存储电容器CT3中。
在时间t3，用脉冲SEl和脉冲TS1的关闭来完成第m行像素的光电转换信号的传输。在时间t4，用脉冲TS2和AD1将来自存储器1电路的信号加到加法器存储电容器CA1。
在相同的扫描和操作中，在时间t5，第m+2行像素信号被添加并临时累积到存储电容器CA2中，在时间t6，第m+4行像素信号被添加并被临时累积到存储电容器CA3中。在时间t7，用脉冲AD4和AD5将存储电容器CA1、CA2和CA3的信号添加到存储电容器CT2n中。从而，相当于九个像素的R信号被添加到存储电容器CT2n中，从而获得和信号Rij。
按照相同的操作，相当于九个像素的G信号被添加到存储电容器CT2n+1中，从而获得和信号Gi+1，j。尽管该实施例在垂直方向提供了相当于两个像素的存储电容器，事实上存储器2电路可以等于相加像素的数量。例如，相当于VGA的数量。这取决于成像系统的设计。可以做出这样的方案其中，高速传输整个屏幕的像素信号，并将其以任意增量添加和临时累积在存储器2电路中，然后顺序读出像素信号。如图4所示，本实施例用存储器1电路既处理全部像素读出模式(all-pixelreadout mode)又处理加法读出模式。特别地，用存储器1电路进行加法，而不管相加的是大量的多个3×3也就是9像素，从而降低存储器大小。这在减小成像部件尺寸方面很有效。
使用上述九像素加法读出模式，灵敏度改进了三倍(对于光学拍摄噪声而言)，从而，系统执行曝光量控制，将入射光量设置为三分之一左右。这意味着每一个光电二极管处的光电转换信号被降低到三分之一。在成像部件是CCD的情况下，即使入射光量是三分之一，在通过将九像素电荷相加之后，信号电荷翻了三倍。因此，如果不采取什么措施的话，信号的饱和就成为一个问题。一个阻碍就在于，灵敏度和饱和特性是相互矛盾的问题。
使用根据本实施例的CMOS传感器，对信号电压的平均值进行加法，从而，在忽略由于电容分压(capacitance division)导致的信号电平的恶化的情况下，在进行九像素信号的加法之后，信号电平约为三分之一。这意味着，与以前的饱和相比，信号的饱和增强了三倍。但是，小的信号电平意味着连接到水平输出线(图4中省略了)的输出放大器的噪声是主要问题。因此，本发明将加法读出模式下在CDS之后的放大器电路的放大增益设置为全部像素读出模式下的大约三倍。从而，可以降低输出放大器的噪声，从而，由于像素信号的加法而提高灵敏度，通过减少要被读出的像素数而实现高速读出，并保持高度动态范围，以及低的能耗。
下面参照图5、图6和图7描述用于在加法读出模式下读出信号的方法的方案。
图5是以要被相加的多个行为增量的信号读出的例子。在这个例子中，以要被相加的多个行为增量，从像素读出信号，并添加到存储器中的信号上，之后，在一个水平扫描期间，从所述存储器向外输出所述信号。在图6中，在曝光之后，并且在按照任意增量对整个屏幕上的所有像素信号进行加法之后，全部重置成像区的所有像素，相当于VGA的相加像素被临时累积到所述多个存储器2电路中，然后所述信号从存储器2电路顺序输出。图7图解了使用机械快门的一种情况，其中，在用机械快门曝光之后，并且在以任意增量对像素信号进行加法之后，全部重置成像区的所有像素，在一个水平扫描期间，所述像素信号从所述存储器2电路被向外部输出。
对于成像区的像素单元，尽管上面描述了一种方案(其中，一个像素放大器对应于图10中的一个光电二极管)，在图11中还图示了像素单元的另一种结构举例，它是一种公共放大器结构。在该配置举例中，两个光电二极管对应于一个像素放大器。在对一个放大器设置多个光电二极管的情况下，一个光电二极管的像素放大器的面积被减小，导致的好处是光电二极管的开启百分数提高。
图9图解了具有上述成像部件的系统的示意图。如图所示，目的物的光通过光学系统71进入，在传感器72上形成像。由设置在传感器上的像素将光信息转换为电信号。这些电信号受到由信号处理电路73预先确定的预定方法的信号转换处理。受到信号处理的所述信号被记录系统/通信系统74和信息记录设备记录或者传输。所记录或者传输的信号用再现系统/显示系统77再现或者显示。所述传感器72和信号处理电路73由定时控制电路75加以控制，所述定时控制电路75、所述记录系统/通信系统74以及所述再现系统/显示系统77由一个系统控制电路76控制。所述定时控制电路75选择所述全部像素读出模式或者所述加法读出模式。
水平和垂直驱动脉冲在全部像素读出模式和加法读出模式之间是不同的。因此，对于每一种读出模式，需要改变传感器的驱动定时、信号处理电路的分辨率处理以及记录系统的记录像素数。上述控制是由系统控制电路根据每一种读出模式进行的。由于加法导致的灵敏度随读出模式而不同。针对灵敏度的这种差异，系统控制电路控制光圈(未图示)，定时控制电路切换传感器的放大器电路Amp的增益以用来自定时控制电路的控制脉冲增加该增益，从而获得合适的信号。
尽管上面结合当前所认为的优选实施例描述了本发明，但是应当理解，本发明不限于所公开的实施例。相反，本发明应覆盖在所附权利要求的实质精神和范围内的各种变化和等效方案。所附权利要求的范围应当作最为宽泛的解释，以覆盖所有这样的变化以及等效结构和功能。
本发明基于2003年9月10日提交的日本专利申请No.2003-318388要求优先权，该申请在此引为参考。
权利要求
1.一种成像设备，包括在水平方向和垂直方向按阵列排列的多个光电转换单元；以及加法电路，用于将来自所述多个光电转换单元的包括相同颜色分量的多个信号相加，使得相加后的信号的重心对于各信号具有相同的间距。
2.如权利要求1所述的成像设备，其中，所述多个光电转换单元这样排列，使得奇数行在水平方向交替输出第一颜色信号和第二颜色信号到所述读出信号处理电路，偶数行在水平方向交替输出所述第二颜色信号和第三颜色信号；其中，所述加法电路将来自被包括在5行乘5列中的多个光电转换单元的第一颜色信号相加，将来自被包括在5行乘5列中的多个光电转换单元的第二颜色信号相加，以及将来自被包括在5行乘5列中的多个光电转换单元的第三颜色信号相加，各个5行乘5列的区域部分重叠。
3.如权利要求1或2所述的成像设备，其中，在多列中的每一列中，所述加法电路包括多个第一保存装置，用来保存来自排列在同一行中的多个光电转换单元的信号；多个第二保存装置，用于保存用来自所述多个第一保存装置的信号相加后的信号；以及多个第三保存装置，用于保存用来自所述多个第二保存装置的信号相加后的信号；所述加法电路还包括第一公共输出线，用于顺序输出来自所述多个第三保存装置的信号；以及第二公共输出线，用于顺序输出来自所述多个第一保存装置的信号。
全文摘要
本申请涉及用于将包含相同颜色分量的信号相加的成像设备，包括在水平方向和垂直方向按阵列排列的多个光电转换单元；以及加法器，用于将来自多个光电转换单元的包括相同颜色分量的信号相加，使得相加后的各信号的重心对于各信号具有相同的间距。
文档编号H04N5/335GK1946136SQ20061014459
公开日2007年4月11日 申请日期2004年9月10日 优先权日2003年9月10日
发明者桥本诚二 申请人:佳能株式会社