专利名称：存储高效滑动窗口求和的制作方法
技术领域：
本发明一般涉及通信电路的延迟缓冲器领域，更具体地涉及使用前级 移位寄存器的双重延迟线(dual delay line)，前级移位寄存器采用输入数 据的可变位宽的移位，移位后的数据经过第一延迟线并且移位值经过第二 延迟线，后面的移位寄存器接收数据以基于移位值回移(unshift)数据。
背景技术：
诸如个人手持电话系统(PHS)之类的遗留通信系统被配置得简单并 且低成本。基于设计这些系统用于基带解调时所存在的技术限制而采用了 差分解调，因此不具有抗符号间干扰的能力。
因此希望提供一种现代化的基带设计与这些遗留系统兼容或者改进这 些遗留系统。还希望采用先进的DSP算法并且引入自适应均衡以实现相干 解调。在这样的系统中，需要使用延迟缓冲器以允许计算用于校正解调数 据的频率偏移数据或旋转角度。也希望改善这些延迟缓冲器的存储效率以 减小尺寸和功率需求。
发明内容
一种采用本发明的延迟缓冲器包括接收输入数据并且具有移位信号输 入端口的第一移位寄存器。第一移位寄存器响应于移位信号输入端口上的 移位信号而右移输入数据。移位信号是基于输入数据的有效位宽而确定 的。第一延迟线从第一移位寄存器接收移位后的数据，而与第一延迟线等长的第二延迟线接收移位信号。第二移位寄存器接收来自第一延迟线的输 出并且在移位信号输入端口接收第二延迟线的输出。然后第二移位寄存器 根据移位信号而左移包含在其中的数据。
通过参考下面结合附图考虑的具体实施方式
，本发明的这些和其他特 征和优点将被更好地理解，其中
图1是其中采用本发明的通信系统数据路径的框图； 图2是包含本发明的载波恢复系统的元件的框图3是根据本发明的滑动窗口求和(sliding window sum)的元件的框 图；以及
图4详细示出了位宽确定功能的操作。
具体实施例方式
本发明被限定用于一示例性实施例，该示例性实施例采用与突发检测 器结合使用的载波偏移计算器，该突发检测器用于PHS通信系统和标准 (2G遗留移动系统)中的载波恢复。其中采用本发明的示例性解调系统 在2005年6月22日提交的题为"FAST CONVERGENCE ADAPTIVE EQUALIZATION IN PHS BASEBAND DEMODULATION"的未决专利申 请No. 60/693,457 (律师案巻号No. U001 100150P)中公开，i亥申请的公 开内容被结合于此就好像在这里完全公开一样。
如图l所示，模拟前端(AFE)部分IO包括用于将信号从模拟转换为 数字的模数转换器12。为了改善接收机性能，AFE包括与功率放大器和模 数转换器结合的模拟降频混频器以改善相位检测的精度。
经转换的数字信号被传递到硬件加速器14并且被抽取滤波器16进一 步滤波并抽取为3倍符号速率，例如576kHz。该信号首先经过载波恢复块 18，然后经过旋转器块20,然后到达存储寄存器22，对于这里所公开的 实施例来说，存储寄存器22是双重寄存器或A/B寄存器。载波恢复块的 功能是检测突发并且估计所接收信号和所发送信号之间的载波频率偏移。这允许后面的旋转器块来补偿载波偏移。该旋转后的信号然后被传递到具
有均衡器26的DSP 24。应用自适应判决指导均衡器，其中训练序列是突 发中的唯一字(UW)。因此，需要UW的精确位置。该信息是通过相关 块28获得的。输入数据被与UW进行相关，因此在检测到相关结果的峰 值之后，就可以确定UW在突发数据中的位置。即使基带调制是 DQPSK，在所公开的实施例中也采用这个一般被称为传统相干检测的过 程。
对于每种相干解调器，载波的恢复都是最重要的。其质量影响后级的 功能块的性能。最广泛地使用的载波频率恢复方案是自动频率控制 (AFC)。然而在PHS系统中，数据是以突发模式发送的，因此AFC变 稳定的响应时间相对较短，通常在几个到数十个符号之内。因此，在本发 明中采用开环载波频率估计。然后应用慢跟踪电路来跟随缓慢变化的载波 特性。
在PSK信号的相干解调中，由于有限的振荡器精度或者由于运动车辆 导致的多普勒效应而引起的载波频率偏移可以引起很大的性能损失。在 PHS系统中，系统基站或小区站(CS)可以具有高至士2ppm的偏移，移 动站或个人站(PS)可以具有高至士5ppm的偏移。在这样的解调中，校 正频率偏移将有助于改善接收机性能并且减轻对于振荡器的严格的精度要 求，从而降低成本。
采用本发明的PHS中的载波恢复块具有两个基本功能， 一个功能是检 测TDD (时分双工)突发，另一个功能是估计所接收信号和所发送信号之 间的载波频率偏移。该估计的载波偏移被或者用于驱动旋转器以补偿所接 收信号中的偏移，或者用于驱动AFC以校正本地载波发生器的频率。
对于像PHS —样的TDD系统，PS和CS之间的同步作为建立通信链 路中的第一步是非常重要的。当系统第一次开启时，无论如何都没有定时 信息。PS的任务就是从所接收的空中信号中寻找定时信息。因此对于从 CS获得定时信息的PS来说，其需要搜索适当的指示。在PHS中，控制时 隙中的前导信号(PR)具有用于检测这样的突发(或者时隙)的合适特 性。如图2所示，载波恢复块18包括突发检测器(BD) 38和载波偏移计 算器(COC) 40。来自BD的突发检测标志46将会触发来自延迟缓冲器 42的信息，使其传递到COC以得出载波偏移频率，所述延迟缓冲器42包 含随后所更详细描述的本发明。所产生的偏移被变换为旋转角度以传递到 旋转器44，以使得可以补偿所接收的信号中的频率偏移。
所示出的实施例在所公开的实施例中采用CORDIC (坐标旋转数字计 算机)算法用于角度计算。CORDIC是用于诸如正弦、余弦、正切、反正 切、向量大小等之类的很宽范围函数的迭代解。其硬件实现效率众所周 知，这是因为其仅使用移位和加法而不使用乘法。用于这里所描述的实施 例中的一种示例性CORDIC处理器在2005年1月31日提交的题为 "PRECISION CORDIC PROCESSOR"的未决申请No. 60/648,762 (律师 案巻号No. U001 100147P)中公开，该申请的公开内容被结合于此就好像 在这里完全公开一样。
CORDIC角度计算器从抽取滤波器接收I和Q数据，并且包含用于输 入的縮放功能。縮放功能包含用于移位I和Q数据的移位寄存器并且提供 在重新縮放幅度输出中被采用的移位输出。
图2的载波偏移计算器40采用开环载波偏移估计算法，该算法在 PHS中用于载波恢复。该算法利用PHS系统中的PR信号的特性，并且直 接估计由振荡器和多普勒移动所引入的载波偏移。
载波偏移计算器由突发检测标志46触发。I/Q数据被输入到延迟缓冲 器42中。为了更高效的存储，延迟缓冲器采用本发明的滑动窗口求和布 置。
对其采用了本发明的延迟线寄存器的希望操作如下
15
= 2 x(w — /)。
x(i)的位宽是25位。该等式在通常的实践中一般被修改为 ;Kw) = >< -l) + x(")-x( -15)。因此，使用传统的延迟线配置，将需要29位 来保存y(n)和16条延迟线的深度。名义上的存储需求被计算为16X 29=464位。
本发明实现动态縮放以保持延迟线为可能的最小位数。因此，x(n-i)的延迟的宽度为12位，而新输入x(n)是25位的。因此，可以得到以下等 式，
少(")=少0_1)29位+4")25位—[义("一15)12位<< (12 —s(w — 15))]，
其中"《"和">〉"分别意味着左移和右移。在x(n)进入延迟线之 前，x(n)的有效位宽被确定并且被保存到延迟线中。
如果x(n)的实际宽度仅是16位，则在x(n)被存储在延迟线中之前，将 有4位被移出。然后当x(n)被要求在累加器中相加时，其将左移4位以恢 复到16位。这里，所存储的移位数目是4。因此，该延迟线伴随有用于移 位数目的延迟线。这可以将存储量从16 X 29=464位减少为16X (12+4)=256位，同时保持必要的输入精度。
如图3所示，来自抽取滤波器的输入数据被提供给移位寄存器50并 且被有效位宽确定功能52所操作，有效位宽确定功能52提供两位的移位 值输出54以将寄存器50右移该值。12位宽的第一延迟线56从寄存器50 接收移位后的值，而2位宽的第二延迟线58接收两位的移位值54。在第 一延迟线56的输出处，第二移位寄存器60接收12位宽的数据，并且在移 位输入62接收两位的移位值以左移该值。
在求和器68中结合的当前数据64和延迟数据66被作为输入提供给图 2中的确定旋转角度的载波偏移计算器，并且直接提供给用于校正解调信 号的旋转器。
图4详细示出了位宽确定功能52的操作。在步骤70中，对N位的输 入数据估值为基数为2的补码形式。在步骤72中，移位值被限定为O并且 下标i被设定为N-l。然后在步骤74中，对数据进行估值以确定对应于下 标i的位是否等于对应于下标减1 (i-l)的位。如果位i不等于位i-l，则 当前移位值被输出并且确定有效位宽。如果位i等于位i-l，则在步骤76 中，在下标大于1的情况下其被递减1 (i<=i-l)并且移位值被递增1 (移 位=移位+1)，并且重复步骤74的比较。
现在按照专利法规的要求详细描述了本发明，本领域技术人员将会认 识到这里所公幵的具体实施例的修改和替换。这样的修改在本发明的如下 面的权利要求所限定的范围和意图内。
权利要求
1.一种延迟缓冲器，包括接收输入数据并且具有移位信号输入端口的第一移位寄存器(50)，所述第一移位寄存器可操作用于响应于所述移位信号输入端口上的移位信号而移位所述输入数据；用于确定所述输入数据的有效位宽的装置(52)，所述确定装置提供移位信号到所述第一移位寄存器的移位信号输入端口；从所述第一移位寄存器接收移位后的数据的第一延迟线(56)；与所述第一延迟线等长的接收所述移位信号的第二延迟线(58)；和接收来自所述第一延迟线的输出并且具有移位信号输入端口(62)的第二移位寄存器(60)，所述移位信号输入端口接收所述第二延迟线的输出，所述第二移位寄存器根据所述移位信号而移位包含在其中的数据。
2. 如权利要求1所述的延迟缓冲器，其中所述输入数据为29位，所 述第一延迟线的宽度为12位并且所述移位信号为2位。
3. 如权利要求1所述的延迟缓冲器，还包括求和器(68)，所述求和 器接收输入数据，并且连接到所述第二移位寄存器以接收移位之后包含在 其中的数据。
4. 如权利要求1所述的延迟缓冲器，其中所述用于确定有效位宽的装 置包括用于将所述输入数据转换(70)为基数为2的补码格式的装置；用于限定(72)初始移位值的装置；用于限定作为所述输入数据的位数减1的下标值的装置；用于比较(74)对应于所述下标值的输入数据位的值与对应于所述下 标值减l的输入数据位的装置；用于在来自所述比较装置的肯定比较结果的情况下递增(76)所述下 标和移位值的装置；和用于在来自所述比较装置的否定比较结果的情况下输出(78)所述移 位值的装置。
全文摘要
一种延迟缓冲器包括接收输入数据并且具有移位信号输入端口的第一移位寄存器(50)。第一移位寄存器响应于移位信号输入端口上的移位信号而右移输入数据。移位信号是基于输入数据的有效位宽而确定的。第一延迟线(56)从第一移位寄存器接收移位后的数据，而与第一延迟线等长的第二延迟线(58)接收移位信号。第二移位寄存器(60)接收来自第一延迟线的输出并且在移位信号输入端口(62)接收第二延迟线的输出。然后第二移位寄存器根据移位信号而左移包含在其中的数据。
文档编号H04L25/00GK101554025SQ200680002742
公开日2009年10月7日 申请日期2006年1月19日 优先权日2005年1月20日
发明者向阳·西蒙·许, 辛迪·纯·王, 陈晓楚 申请人:马维尔国际贸易有限公司