基于数字中频技术的多载波发射机及其多载波发射方法

专利名称：基于数字中频技术的多载波发射机及其多载波发射方法
技术领域：
本发明涉及移动通信领域，尤其涉及基于数字中频技术的多载波发射机及 其多载波发射方法。
背景技术：
随着移动通信的发展，移动通信用户数也急剧增加，运营商不得不对移动 通信系统进行扩容处理，以满足用户的通信需求。如今，通信系统由单载波发 展到多载波系统，多载波通信系统才能满足当今移动通信用户的通信要求。
在移动通信布网工程设计中，在布署基站前需要一个准确的评估，评估出 布站的地点与信号的覆盖情况，所以工程人员需要一个能够较好模拟基站的信 号发射机。该发射机能输出相应体制的基站信号，供工程人员进行测试分析， 准确评估出布站的地点与信号的覆盖。而随着多载波基站的不断布署和应用， 迫切需要相应的多载波发射机来进行基站信号覆盖情况的分析。
通信技术的不断进歩，也使得当今越来越多的通信产品采用数字技术来实 现，如采用数字中频技术完成载波的选频处理，所以，随着多载波基站的不断 应用， 一方面需要支持多载波处理功能的发射机，另一方面，随着用户对产品 体积、功耗方面的要求，产品需要逐步向低功耗、小型化、微型化方向发展。 所以，从单载波发射机扩展到多载波发射机，不能简单将单载波发射机级联起 来合成多载波发射机，而应该将单载波发射机的功能进行合并和扩展，形成多 载波发射机。
在单载波发射机中，应用较多的是单通道的数字上变频器，主要实现对单 路数据的调制。在多载波发射机中，需要使用到多通道数字上变频器，目前的
多路上变频器， 一般只能支持对四通道数据的调制，要扩展到8通道以上的系 统，需要集成多个数字上变频器， 一方面会增加系统成本，另一方面，不易实 现产品的小型化，系统功耗较大。
传统的多通道数字上变频器一般只采用一级混频处理，使得输出信号的频 率范围有一定的限制，限制了发射机的应用场合。每个通道单独处理，需要较 多的硬件资源，尤其是一些内插滤波器处理模块，可以在累加和处理之后进行， 这样，多通道可以复用资源，从而节约器件的资源。累加和在最后一级进行，
由于数字上变频处理之后，最后的数据速率很高，这样，累加处理需要加法树 来支持，需要较多的资源。

发明内容
本发明的目的在于克服现有技术的缺点，提供基于数字中频技术的多载波 发射机及其多载波发射方法，本发明有效降低了系统成本，实现产品的小型化， 降低了系统功耗。
本发明的目的通过下述技术方案实现基于数字中频技术的多载波发射机， 包括D/A转换器、射频发射子系统、时钟子系统、微芯片控制子系统及PC机，
基带I、 Q信号发生器、多载波数字上变频子系统，所述基带I、 Q信号发生器 子系统依次通过多载波数字上变频子系统、D/A转换器与射频发射子系统相连， 所述PC机与基带I、 Q信号发生、多载波数字上变频子系统、D/A转换器、射 频发射子系统、时钟子系统、微芯片控制子系统同时连接，所述时钟子系统与 PC机、基带I、 Q信号发生、多载波数字上变频子系统、D/A转换器、射频发射 子系统、时钟子系统、微芯片控制子系统同时连接，所述微芯片控制子系统与 PC机、基带I、 Q信号发生、多载波数字上变频子系统、D/A转换器、射频发射 子系统、时钟子系统同时连接。
所述基带I、 Q信号发生器包括协议解析器、信号发生器和成型滤波器；所 述协议解析器的输出端与信号发生器、成型滤波器依次连接。
所述射频发射子系统包括带通滤波器、模拟ATT、放大器、混频器、本振 L0及射频滤波器，所述带通滤波器依次通过模拟ATT、放大器、混频器与射频 滤波器连接，所述本振LO与混频器连接。
所述多载波数字上变频子系统包括多个第一级内插滤波器组、多通道NC0 产生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二 级复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模 块，所述多个第一级内插滤波器组输出端顺序通过第一级复数调制和信号累加 处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制 处理模块、增益调节模块与本振抑制模块输入端连接，所述多个第一级内插滤 波器组分别与多个通道数据输出信号一一对应连接，所述多通道NC0产生模块 输出端与第一级复数调制和累加处理模块输入端连接。所述多载波数字上变频 子系统还包括2个单通道NC0产生模块，其中一个单通道NC0产生模块的输出 端与第二级复数调制处理模块的输入端连接，另一个单通道NC0产生模块的输 出端与第三级正交调制处理模块的输入端连接；
所述多载波数字上变频子系统还可以以下的方式实现所述多载波数字上 变频子系统包括数据并串转换处理模块、第一级内插滤波器组、多通道NC0产 生模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级 复数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块， 所述数据并串转换处理模块顺序通过第一级内插滤波器组、第一级复数调制和 信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第三级 正交调制处理模块、增益调节模块与本振抑制模块输入端连接，所述数据并串 转换处理模块与多个通道数据输出信号连接。所述多载波数字上变频子系统还
包括2个单通道NC0产生模块，其中一个单通道NC0产生模块的输出端与第二 级复数调制处理模块的输入端连接，另一个单通道NC0产生模块的输出端与第 三级正交调制处理模块的输入端连接；
所述第一级复数调制和信号累加处理模块包括多个调制累加模块，所述调 制累加模块包括NCO信号延时处理模块、内插滤波器后I、 Q信号延时处理模块、 乘法器、混频后I、 Q信号延时处理模块、累加器和累加后I、 Q信号延时处理 模块；所述多通道NC0产生模块与多个调制累加模块的NC0信号延时处理模块、 乘法器、混频后I、 Q信号延时处理模块、累加器与累加后I、 Q信号延时处理 模块依次连接；所述第一级内插滤波器组与多个调制累加模块的I、 Q信号延时 处理模块、乘法器、混频后I、 Q信号延时处理模块、累加器与累加后I、 Q信 号延时处理模块依次连接；所述前一调制累加模块中的累加后I、 Q信号延时处 理模块与后一调制累加模块中的累加器连接。
所述第一级内插滤波器组或第二级内插滤波器组由一个、两个或三个内插 滤波器组成；所述内插滤波器是FIR、 IIR、 CIC或半带内插滤波器；
所述第二级复数调制处理模块包括4个乘法器和2个加法器，所述4个乘 法器分别与第二级内插滤波器组的I、 Q信号输出端和一单通道NCO产生模块连 接，其中2个乘法器输出端并连在一加法器上，另外2个乘法器输出端并连在 另一加法器上；所述第三级正交调制处理模块包括2个乘法器和1个减法器， 所述2乘法器之间并连有减法器、另一单通道NC0产生模块。所述第三级正交 调制处理模块的一乘法器的输入端与第二级复数调制处理模块的一乘法器输出 端连接，所述第三级正交调制处理模块的另一乘法器的输入端与第二级复数调 制处理模块的另 一乘法器输出端连接。
本发明基于数字中频技术的多载波发射机多载波发射方法，可以采用以下 步骤实现多载波发射
(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系 统，多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进行内插、 滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不同频点的 多载波数字中频信号到D/A转换器；其中多载波数字上变频子系统对基带I、 Q 信号发生器产生的基带信号进行内插、滤波、混频和调制处理，将基带信号搬
移到不同的频率点上，输出不同频点的多载波数字中频信号到D/A转换器，包
括以下步骤
(A) 基带I、 Q信号发生器的多个通道数据输出端输出I、 Q数据到第一级 内插滤波器组进行数据内插和滤波处理；
(B) 内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到
第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；
(C) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；
(D) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号。
(2) D/A转换器对数字中频信号进行数模转换处理，输出模拟中频信号到 射频子系统，射频子系统对模拟信号进行处理输出带宽适中的宽带模拟中频信 号。
本发明基于数字中频技术的多载波发射机多载波发射方法，还可以采用以
下步骤实现多载波发射
(1)基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系 统，多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进行内插、 滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不同频点的 多载波数字中频信号到D/A转换器；其中多载波数字上变频子系统对基带I、 Q 信号发生器产生的基带信号进行内插、滤波、混频和调制处理，将基带信号搬 移到不同的频率点上，输出不同频点的多载波数字中频信号到D/A转换器，包 括以下步骤(a) 基带I、 Q信号发生器的多个通道数据输出端并行输出I、 Q数据到数 据并串转换模块，数据并串转换模块将并行输入的I、 Q数据转换为串行数据流， 串行数据经过第一级内插滤波器组进行数据内插和滤波处理；
(b) 内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；
(c) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；
(d) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号。
(2) D/A转换器对数字中频信号进行数模转换处理，输出模拟中频信号到 射频子系统，射频子系统对模拟信号进行处理输出带宽适中的宽带模拟中频信
号
所述步骤(B)或(b)中内插滤波后的数据和多通道NC0产生模块生成的 本振信号一并送入到第一级复数调制和信号累加处理模块进行第一级混频、调 制处理及累加运算，其过程是多通道NC0产生模块输出的本振信号经过NC0 信号延时处理模块进行延迟处理，第一级内插滤波后的I、 Q数据经过I、 Q信 号延时处理模块进行延迟处理，经过延迟处理后的本振信号和I、 Q数据信号分 别输入到乘法器进行混频处理，混频处理后再经过混频后I、 Q信号延时处理模 块进行延迟处理后送入到加法器进行累加，累加后输出经过调制后的信号；
所述步骤(B)或(b)中多通道NCO产生模块生成的本振信号是cos和sin 信号。
所述步骤(C)或(c)中第二级复数调制处理是I、 Q数据先后经过4次乘 法和两次累加处理。
本发明与现有技术相比具有如下优点和有益效果
1、 本发明中的多载波数字上变频子系统采用了复数调制和正交调制的相结 合的处理方式，保证I、 Q信号幅度的一致性和相位的正交性，从而很好的抑制 负频镜像信号，提高了发射机的性能；
2、 本发明中的多载波数字上变频子系统提供了三级混频处理，可以输出任 意频率组合的载波，扩大了系统的使用范围；
3、 本发明中的多载波数字上变频子系统有利于采用诸如FPGA、 CPLD、 EPLD、 DSP等可编程逻辑器件实现，通道数可以随应用需求增减，大大增加了系统的灵 活性和可扩展性；
4、 本发明结合目前器件的限制性，提出了相应的改进方法，使得系统具有 很好的可行性，易于实现小型化、低功耗的多载波发射机。


图1是本发明的基于数字中频的多载波发射机的结构示意图； 图2是本发明的基带I、 Q信号发生器的结构示意图； 图3为本发明提出的一种多载波数字上变频子系统的结构示意图； 图4为本发明提出的另一种多载波数字上变频子系统的结构示意图； 图5为多载波数字上变频子系统的第一级复数调制和信号累加处理模块结 构图6为多载波数字上变频子系统所采用的第二级复数调制和第三级正交调 制的原理图7是N个通道NC0串行输出模式示意图； 图8是N个通道NC0并行输出模式示意图； 图9是N个通道NC0突发模式NC0输出时序示意图io是本发明中所采用的射频发射子系统原理框图。
具体实施例方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方 式不限于此。 实施例
如图1所示的基于数字中频的多载波发射机，其包括D/A转换器、射频发 射子系统、时钟子系统、微芯片控制子系统及PC机、基带I、 Q信号发生器、 多载波数字上变频子系统，所述基带I、 Q信号发生器子系统依次通过多载波数 字上变频子系统、D/A转换器与射频发射子系统相连，所述PC机与基带I、 Q 信号发生、多载波数字上变频子系统、D/A转换器、射频发射子系统、时钟子系 统、微芯片控制子系统同时连接，所述时钟子系统与PC机、基带I、 Q信号发 生、多载波数字上变频子系统、D/A转换器、射频发射子系统、时钟子系统、微 芯片控制子系统同时连接，所述微芯片控制子系统与PC机、基带I、 Q信号发 生、多载波数字上变频子系统、D/A转换器、射频发射子系统、时钟子系统同时
连接。
其中射频发射子系统，如图10所示，包括带通滤波器、模拟ATT、放大器、 混频器、本振LO及射频滤波器，所述带通滤波器依次通过模拟ATT、放大器、 混频器与射频滤波器连接，所述本振LO与混频器连接。射频发射子系统采用一 次变频技术，简化电路设计，并降低系统成本。为了降低对前端D/A转换器的 要求，射频子系统接收的中频信号频率范围限定在60MHz 200MHz，便于射频子 系统和数字中频处理系统的设计和实现。射频发射子系统，其中放大器可以由 低噪放、功放等组成。虽然射频子系统的构成比较复杂，但这样的处理，使得 输出带宽适中的宽带模拟中频信号，不需要超高速的采样，后续的A/D转换处 理可以大大简化，具有很好的可行性。
其中D/A转换器是多载波发射机中关键模块之一，实现对数字中频信号的 数模转换处理，输出模拟中频信号。D/A转换器转换精度以及交调指标，对发射 机的性能有很大的影响。所以，需要根据发射机的应用需求，合理的选择相应 的D/A转换器。
时钟子系统为整个发射机中的各个子系统和模块提供参考时钟信号，并负 责数字发射机的时钟管理和分发，实现时钟的分频、倍频等处理。
微芯片控制(MCU)子系统负责整个数字发射机工作模式的控制和工作状态 监测。可以通过系统总线同接收机系统的各个子模块进行监控和告警处理。若 某一子系统或是子模块出现工作异常，进行系统复位处理，和进行告警上报处 理。MCU子系统还整个系统的程序下载和更新，如FPGA、 DSP程序的下载。
PC机可以控制整个发射机的任一子系统，实现对系统中一些参数的配置和 修改，如可以配置整个系统的参考时钟、修改多载波数字上变频子系统的输出 频点、输出功率。对于WCDMA、 TD-SCDMA、 CDMA2000等3G发射机，还可以输出 扰码号等。
如图2可见，基带I、 Q信号发生器功能是产生符合标准通信协议要求的零 中频I、 Q信号。如GSM体制的基带I、 Q信号发生器需要产生符合GSM协议的 TDMA帧信号，并对数据进行编码和GMSK调制处理，形成数字基带I、 Q信号。 基带工、Q信号发生器包括三个子系统协议解析器、信号发生器和成型滤波器。 协议解析器的输出端与信号发生器、成型滤波器依次连接。协议解析器主要根 据不同通信体制的所公布的标准协议规范，生成符合协议要求的控制信号。信 号发生器接收来自协议解析器的控制信号，形成符合标准协议规范的基带I、 Q
信号。成型滤波器根据发射机要求，对基带工、Q信号进行成型和滤波处理，输 出成型滤波后的基带I、 Q信号。由于成型滤波器也可以在数字上变频系统中进 行处理，所以，根据系统要求和设计的实际情况，基带I、 Q信号发生器中可以 不包含成型滤波器，而将成型滤波器嵌入到数字上变频子系统中。
如图3可见，本发明提出的多载波数字上变频子系统，包括多个第一级内
插滤波器组、多通道NC0产生模块、第一级复数调制和信号累加处理模块、第
二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增 益调节模块、本振抑制模块，所述多个第一级内插滤波器组输出端顺序通过第 一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处 理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连接， 所述多个第一级内插滤波器组分别与多个通道数据输出信号一一对应连接，所
述多通道NC0产生模块输出端与第一级复数调制和累加处理模块输入端连接。
如图4可见，本发明提出的另一种多载波数字上变频子系统，包括数据并 串转换处理模块、第一级内插滤波器组、多通道NC0产生模块、第一级复数调 制和信号累加处理模块、第二级内插滤波器组、第二级复数调制处理模块、第 三级正交调制处理模块、增益调节模块、本振抑制模块，所述数据并串转换处 理模块顺序通过第一级内插滤波器组、第一级复数调制和信号累加处理模块、 第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、 增益调节模块与本振抑制模块输入端连接，所述数据并串转换处理模块与多个 通道数据输出信号连接。在图4提出的数字上变频子系统中对多通道数据输出 信号，即数据通道l、数据通道2、…数据通道N并行输出的I、 Q数据进行了 数据并串转换处理，将输出的并行数据，转换为串行的I、 Q数据流，这样，就 可以使用同一个内插滤波器组完成对N通道I、Q数据的内插和滤波处理。因此， 这样的处理方式，提高了第一级内插滤波器组的使用率，从而节约了资源利用。 如图3或图4所示，本发明提出的2种多载波数字上变频子系统，还包括2 个单通道NC0产生模块，其中一个单通道NC0产生模块的输出端与第二级复数 调制处理模块的输入端连接，另一个单通道NC0产生模块的输出端与第三级正 交调制处理模块的输入端连接；所述第一级内插滤波器组或第二级内插滤波器 组由一个、两个或三个内插滤波器组成；所述内插滤波器是FIR、 IIR、 CIC或 半带内插滤波器；
如图5所示，第一级复数调制和信号累加处理模块包括多个调制累加模块；
所述第一级复数调制和信号累加处理模块包括多个调制累加模块，所述调制累 加模块包括NCO信号延时处理模块、内插滤波器后I、 Q信号延时处理模块、乘 法器、混频后I、 Q信号延时处理模块、累加器和累加后I、 Q信号延时处理模
块；所述多通道NC0产生模块与多个调制累加模块的NC0信号延时处理模块、 乘法器、混频后I、 Q信号延时处理模块、累加器与累加后I、 Q信号延时处理 模块依次连接；所述第一级内插滤波器组与多个调制累加模块的I、 Q信号延时 处理模块、乘法器、混频后I、 Q信号延时处理模块、累加器与累加后I、 Q信 号延时处理模块依次连接；所述前一调制累加模块中的累加后I、 Q信号延时处 理模块与后一调制累加模块中的累加器连接。
如图6所示，第二级复数调制处理模块包括4个乘法器和2个加法器，所 述4乘法器分别与第二级内插滤波器组的I、 Q信号输出端和一单通道NC0产生 模块连接，其中2个乘法器输出端并连在一加法器上，另外2个乘法器输出端 并连在另一加法器上；所述第三级正交调制处理模块包括2个乘法器和1个减 法器，所述2乘法器之间并连有减法器、另一单通道NC0产生模块。所述第三 级正交调制处理模块的一乘法器的输入端与第二级复数调制处理模块的一乘法 器输出端连接，所述第三级正交调制处理模块的另一乘法器的输入端与第二级 复数调制处理模块的另 一乘法器输出端连接。
结合图l、图3、图5、图6所示，本发明基于数字中频技术的多载波发射 机的一种多载波发射方法，包括以下步骤
(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系 统，多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进行内插、 滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不同频点的 多载波数字中频信号到D/A转换器
(2) D/A转换器对数字中频信号进行数模转换处理，输出模拟中频信号到 射频子系统，射频子系统对模拟信号进行处理输出带宽适中的宽带模拟中频信 号；
所述步骤(1)中多载波数字上变频子系统对基带I、 Q信号发生器产生的 基带信号进行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点 上，输出不同频点的多载波数字中频信号到D/A转换器，包括以下步骤
(A)基带I、 Q信号发生器的多个通道数据输出端输出I、 Q数据到第一级 内插滤波器组进行数据内插和滤波处理； (B) 内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算，
其过程是多通道NCO产生模块输出的cos和sin信号本振信号经过NCO信号 延时处理模块进行N (其中N是根据具体需要进行设置，例如N二l 16)个 clk周期延迟处理，第一级内插滤波后的I、 Q数据经过I、 Q信号延时处理模块 进行M (其中M是根据具体需要进行设置，例如M=l 16)个clk周期延迟处 理，经过延迟处理后的本振信号和I、 Q数据信号分别输入到乘法器进行混频处 理，混频处理后再经过混频后I、 Q信号延时处理模块进行P (其中P是根据具 体需要进行设置，例如P = l 16)个elk周期延迟处理后送入到加法器，同 时，后一级的加法器的另一个端口接受来自前一级的累加和结果，最后一级输 出经过调制后的信号累加，累加后输出经过调制后的信号；从图5可以看出， 采用了链式级联的乘累加处理方式，克服了传统的加法树结构的进位链过长的 缺点，保证了系统的设计瓶颈不会出现在累加处理上。而且，该处理方式，也 充分利用了每个器件的资源，如乘法器、加法器等，大大提高了系统的资源利 用率。
(C) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；所述 第二级复数调制处理是I、 Q数据先后经过4次乘法和2次累加处理；I、 Q数据 的复数调制是通过第二级复数调制处理模块的乘法器和累加器进行4次乘法和 两次累加处理，复数调制后的信号再通过第三级正交调制处理模块进行正交调 制，最后输出调制后的信号，采用两级调制，可以很好的抑制负频镜像。此外， 由于经过调制后的信号一般要送入到D/A数模转换器进行数模转换处理，而D/A 一般具有正交调制处理，所以，可以将本发明中的正交调制处理进行旁路处理， 直接利用D/A中的正交调制处理也可以实现类似的功能。
(D) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号。
结合图l、图4、图5、图6所示，本发明基于数字中频技术的多载波发射 机的另一种多载波发射方法，包括以下步骤
(1)基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系
统，多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进行内插、 滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不同频点的 多载波数字中频信号到D/A转换器
(2) D/A转换器对数字中频信号进行数模转换处理，输出模拟中频信号到
射频子系统，射频子系统对模拟信号进行处理输出带宽适中的宽带模拟中频信
号；
所述步骤(1)中多载波数字上变频子系统对基带I、 Q信号发生器产生的 基带信号进行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点
上，输出不同频点的多载波数字中频信号到D/A转换器，包括以下歩骤
(a) 基带I、 Q信号发生器的多个通道数据输出端并行输出I、 Q数据到数 据并串转换模块，数据并串转换模块将并行输入的1、Q数据转换为串行数据流， 串行数据经过第一级内插滤波器组进行数据内插和滤波处理；
(b) 内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算， 其过程是多通道NC0产生模块输出的cos和sin信号本振信号经过NC0信号 延时处理模块进行N (其中N是根据具体需要进行设置，例如N=l 16)个 clk周期延迟处理，第一级内插滤波后的I、 Q数据经过I、 Q信号延时处理模块 进行M (其中M是根据具体需要进行设置，例如M=l 16)个clk周期延迟处 理，经过延迟处理后的本振信号和工、Q数据信号分别输入到乘法器进行混频处 理，混频处理后再经过混频后I、 Q信号延时处理模块进行P (其中P是根据具 体需要进行设置，例如P二l 16)个elk周期延迟处理后送入到加法器，同 时，后一级的加法器的另一个端口接受来自前一级的累加和结果，最后一级输 出经过调制后的信号累加，累加后输出经过调制后的信号；从图5可以看出， 采用了链式级联的乘累加处理方式，克服了传统的加法树结构的进位链过长的 缺点，保证了系统的设计瓶颈不会出现在累加处理上。而且，该处理方式，也 充分利用了每个器件的资源，如乘法器、加法器等，大大提高了系统的资源利 用率。
(c) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；所述 第二级复数调制处理是I、 Q数据先后经过4次乘法和2次累加处理；I、 Q数据
的复数调制是通过第二级复数调制处理模块的乘法器和累加器进行4次乘法和 两次累加处理，复数调制后的信号再通过第三级正交调制处理模块进行正交调 制，最后输出调制后的信号，采用两级调制，可以很好的抑制负频镜像。此外， 由于经过调制后的信号一般要送入到D/A数模转换器进行数模转换处理，而D/A 一般具有正交调制处理，所以，可以将本发明中的正交调制处理进行旁路处理，
直接利用D/A中的正交调制处理也可以实现类似的功能。
(d)经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号。
在多载波上变频子系统中，为了提高并行输入数据的传输速率，需要采用 数据内插处理，但内插会引入镜像成分，需要进行滤波。对应高倍数的内插处 理，为了降低滤波器设计的难度，节约器件资源， 一般要采用多级内插滤波器 级联实现。系统中的第一级内插滤波器组和第二级内插滤波器组一般都是由一 个或两个内插滤波器组成，特殊情况下，会采用三个内插滤波器来构成内插滤 波器组。其中，内插滤波器可以为FIR、 IIR以及CIC、半带内插滤波器等。如 系统第一级内插需要实现16倍数据内插处理，可以采用CIC内插4倍和FIR内 插4倍来实现，可以采用直接利用FIR实现内插16倍处理，也可以采用半带滤 波器内插2倍、CIC内插2倍以及FIR内插4倍来实现。
多通道NC0产生模块主要实现生成多通道的数字sin和cos信号，为第一 级复数调制处理模块提供本振参考信号。其中，多通道NC0产生模块能够输出 多种时序的本振信号，如串行输出模式(见图7)、并行输出模式(见图8)以 及突发模式(见图9)， N通道NC0的串行输出模式的信号输出时序在每个时钟 周期clk触发下，依次输出通道l、通道2、……、通道N的NCO数据。N通道 NCO的并行输出模式的信号输出时序在每个时钟周期clk触发下，通道l、通道 2、……、通道N同时输出对应通道号的NCO数据。N通道NCO的突发输出模式 的信号输出时序在每个时钟周期clk触发下，M (M=1 N)个周期时刻输出通 道1的NC0数据，之后M个周期输出通道1的NC0数据，依次类推，最后M个 周期输出通道N的NCO数据。
在传统的多载波数字上变频子系统中，累加和在最后一级迸行，由于数字 上变频处理之后，最后输出的数据速率很高，这样，累加处理需要加法树来支 持，需要较多的资源，而如果在低速情况下进行累加处理，可以采用时分复用
的处理方式来节约资源。本发明将多通道信号累加处理模块放置在第一级内插 和复数调制处理模块之后，这样，由于经过第一级内插滤波，数据速率不是很 高，这样，就可以采用时分复用资源的方式来实现累加运算，而无需传统的加 法树架构来实现求和处理，可以大大节约资源。累加之后的数据和包含了每一 个通道的数据，后续的内插和调制处理，相当于对一个通道的信号进行处理， 经过累加求和模块，已经将多通道的数字上变频处理转换为单通道的上变频处 理，简化了后续内插滤波和调制处理。
多载波数字上变频子系统，为了进一步优化设计，提高资源的复用率，将 第一级复数调制处理模块以及多通道信号累加处理模块结合起来，利用一种比 较特殊的结构形式来实现，以达到在进行复数调制的同时，对调制信号进行累 加处理，最后即可输出经过调制后的信号累加和结果。
在多载波数字上变频子系统中，对调制后的输出的信号进行增益调节和控 制，以满足系统设计中对信号输入、输出增益的控制要求。增益调节模块开放 了一些用户接口，以使得用户能够根据系统设计要求，任意的修改系统增益。
多载波数字上变频子系统的本振抑制模块抑制实现抵消上变频处理，由于 设计处理等所引入的直流信号以及载波泄漏信号，提高系统性能。在数字上变 频处理中，不可避免会引入直流信号，可以采用"对称舍入"处理方法来抑制 直流泄漏，也可以采用直流滤波的方法实现对直流的抑制，还可以采用其他的 方法来进行直流的抑制，如求取信号的均值，对信号进行补偿处理。而且，在 多载波上变频子系统中，每个频点对应的载波泄漏也会对系统性能带来较大的 影响，所以，需要对载波泄漏信号进行抑制处理，以减小载波泄漏对其他通道 的干扰。
本发明所提出的多载波数字上变频子系统可以利用CPLD、 FPGA、 EPLD、 DSP 等可编程逻辑器件来实现，也可使用专用ASIC芯片来实现。
本发明可以应用于GSM、 CDMA、 WCDMA、 TD-SC匿A、 CDMA2000等通信体制系统中。
权利要求
1、基于数字中频技术的多载波发射机，包括D/A转换器、射频发射子系统、时钟子系统、微芯片控制子系统及PC机，其特征在于，还包括基带I、Q信号发生器、多载波数字上变频子系统，所述基带I、Q信号发生器子系统依次通过多载波数字上变频子系统、D/A转换器与射频发射子系统相连，所述PC机与基带I、Q信号发生、多载波数字上变频子系统、D/A转换器、射频发射子系统、时钟子系统、微芯片控制子系统同时连接，所述时钟子系统与PC机、基带I、Q信号发生、多载波数字上变频子系统、D/A转换器、射频发射子系统、时钟子系统、微芯片控制子系统同时连接，所述微芯片控制子系统与PC机、基带I、Q信号发生、多载波数字上变频子系统、D/A转换器、射频发射子系统、时钟子系统同时连接。
2、 根据权利要求1所述的基于数字中频技术的多载波发射机，其特征在于， 所述多载波数字上变频子系统包括多个第一级内插滤波器组、多通道NC0产生 模块、第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复 数调制处理模块、第三级正交调制处理模块、增益调节模块、本振抑制模块， 所述多个第一级内插滤波器组输出端顺序通过第一级复数调制和信号累加处理 模块、第二级内插滤波器组、第二级复数调制处理模块、第三级正交调制处理 模块、增益调节模块与本振抑制模块输入端连接，所述多个第一级内插滤波器 组分别与多个通道数据输出信号一一对应连接，所述多通道NC0产生模块输出 端与第一级复数调制和累加处理模块输入端连接。
3、 根据权利要求1所述的基于数字中频技术的多载波发射机，其特征在于， 所述多载波数字上变频子系统包括数据并串转换处理模块、第一级内插滤波器 组、多通道NC0产生模块、第一级复数调制和信号累加处理模块、第二级内插 滤波器组、第二级复数调制处理模块、第三级正交调制处理模块、增益调节模 块、本振抑制模块，所述数据并串转换处理模块顺序通过第一级内插滤波器组、 第一级复数调制和信号累加处理模块、第二级内插滤波器组、第二级复数调制 处理模块、第三级正交调制处理模块、增益调节模块与本振抑制模块输入端连 接，所述数据并串转换处理模块与多个通道数据输出信号连接。
4、 根据权利要求1所述的基于数字中频技术的多载波发射机，其特征在于， 所述基带I、 Q信号发生器包括协议解析器、信号发生器和成型滤波器；所述协 议解析器的输出端与信号发生器、成型滤波器依次连接。
5、 根据权利要求1所述的基于数字中频技术的多载波发射机，其特征在于， 所述射频发射子系统包括带通滤波器、模拟ATT、放大器、混频器、本振L0及 射频滤波器，所述带通滤波器依次通过模拟ATT、放大器、混频器与射频滤波器 连接，所述本振LO与混频器连接。
6、 根据权利要求2或3所述的基于数字中频技术的多载波发射机，其特征 在于，还包括2个单通道NC0产生模块，其中一个单通道NCO产生模块的输出 端与第二级复数调制处理模块的输入端连接，另一个单通道NC0产生模块的输 出端与第三级正交调制处理模块的输入端连接；所述第一级复数调制和信号累加处理模块包括多个调制累加模块，所述调 制累加模块包括NCO信号延时处理模块、内插滤波器后I、 Q信号延时处理模块、 乘法器、混频后I、 Q信号延时处理模块、累加器和累加后I、 Q信号延时处理 模块；所述多通道NC0产生模块与多个调制累加模块的NC0信号延时处理模块、 乘法器、混频后I、 Q信号延时处理模块、累加器与累加后工、Q信号延时处理 模块依次连接；所述第一级内插滤波器组与多个调制累加模块的I、 Q信号延时 处理模块、乘法器、混频后I、 Q信号延时处理模块、累加器与累加后I、 Q信 号延时处理模块依次连接；所述前一调制累加模块中的累加后I、 Q信号延时处 理模块与后一调制累加模块中的累加器连接；所述第一级内插滤波器组或第二级内插滤波器组由一个、两个或三个内插 滤波器组成；所述内插滤波器是FIR、 IIR、 CIC或半带内插滤波器；所述第二级复数调制处理模块包括4个乘法器和2个加法器，所述4乘法 器分别与第二级内插滤波器组的I、Q信号输出端和一单通道NCO产生模块连接， 其中2个乘法器输出端并连在一加法器上，另外2个乘法器输出端并连在另一 加法器上；所述第三级正交调制处理模块包括2个乘法器和1个减法器，所述2 乘法器之间并连有减法器、另一单通道NCO产生模块。所述第三级正交调制处 理模块的一乘法器的输入端与第二级复数调制处理模块的一乘法器输出端连 接，所述第三级正交调制处理模块的另一乘法器的输入端与第二级复数调制处 理模块的另 一乘法器输出端连接。
7、 利用权利要求2实现的多载波发射方法，其特征在于，包括以下步骤 (1)基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系统，多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进行内插、 滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不同频点的 多载波数字中频信号到D/A转换器； (2) D/A转换器对数字中频信号进行数模转换处理，输出模拟中频信号到 射频子系统，射频子系统对模拟信号进行处理输出带宽适中的宽带模拟中频信号；所述步骤(1)中多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不同频点的多载波数字中频信号到D/A转换器，包括以下步骤(A) 基带I、 Q信号发生器的多个通道数据输出端输出I、 Q数据到第一级 内插滤波器组进行数据内插和滤波处理；(B) 内插滤波后的数据和多通道NC0产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；(C) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；(D) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号。
8、利用权利要求3实现的多载波发射方法，其特征在于，包括以下步骤(1) 基带I、 Q信号发生器输出零中频I、 Q信号到多载波数字上变频子系 统，多载波数字上变频子系统对基带I、 Q信号发生器产生的基带信号进行内插、 滤波、混频和调制处理，将基带信号搬移到不同的频率点上，输出不同频点的 多载波数字中频信号到D/A转换器；(2) D/A转换器对数字中频信号进行数模转换处理，输出模拟中频信号到 射频子系统，射频子系统对模拟信号进行处理输出带宽适中的宽带模拟中频信 号；所述步骤(1)中多载波数字上变频子系统对基带I、 Q信号发生器产生的 基带信号进行内插、滤波、混频和调制处理，将基带信号搬移到不同的频率点 上，输出不同频点的多载波数字中频信号到D/A转换器，包括以下步骤(a) 基带I、 Q信号发生器的多个通道数据输出端并行输出I、 Q数据到数 据并串转换模块，数据并串转换模块将并行输入的I、 Q数据转换为串行数据流， 串行数据经过第一级内插滤波器组进行数据内插和滤波处理；(b) 内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算；(c) 累加后的I、 Q数据输入到第二级内插滤波器组进行第二级的内插和 滤波处理，内插滤波后的I、 Q数据再输入到第二级复数调制处理模块以及第三 级正交调制处理模块进行第二级复数调制处理以及第三级正交调制处理；(d) 经过调制后的信号经过增益调节模块，输出符合系统增益要求的I、 Q 信号，最后，I、 Q信号再经过本振抑制处理模块进行直流本振泄漏以及载波泄 漏的抑制，输出最终的调制信号。
9、 根据权利要求7或8所述的多载波发射方法，其特征在于，所述步骤(B) 或(b)中内插滤波后的数据和多通道NCO产生模块生成的本振信号一并送入到 第一级复数调制和信号累加处理模块进行第一级混频、调制处理及累加运算， 其过程是多通道NC0产生模块输出的本振信号经过NC0信号延时处理模块进 行延迟处理，第一级内插滤波后的I、 Q数据经过I、 Q信号延时处理模块进行 延迟处理，经过延迟处理后的本振信号和I、 Q数据信号分别输入到乘法器进行 混频处理，混频处理后再经过混频后I、 Q信号延时处理模块进行延迟处理后送 入到加法器进行累加，累加后输出经过调制后的信号；所述步骤(B)或(b)中多通道NCO产生模块生成的本振信号是cos和sin 信号。
10、 根据权利要求7或8所述的多载波发射方法，其特征在于，所述步骤 (C)或(c)中第二级复数调制处理是I、 Q数据先后经过4次乘法和两次累加处理。
全文摘要
本发明公开了一种基于数字中频技术的多载波发射机，包括D/A转换器、射频发射子系统、时钟子系统、微芯片控制子系统及PC机，基带I、Q信号发生器、多载波数字上变频子系统，所述基带I、Q信号发生器子系统依次通过多载波数字上变频子系统、D/A转换器与射频发射子系统相连，所述PC机与基带I、Q信号发生、多载波数字上变频子系统、D/A转换器、射频发射子系统、时钟子系统、微芯片控制子系统同时连接，所述微芯片控制子系统与PC机、基带I、Q信号发生、多载波数字上变频子系统、D/A转换器、射频发射子系统、时钟子系统同时连接。本发明有效提高了发射机的性能、大大增加了系统的灵活性和可扩展性，使得系统具有很好的可行性，易于实现小型化、低功耗的发射机。
文档编号H04J11/00GK101102116SQ20071002956
公开日2008年1月9日 申请日期2007年7月31日 优先权日2007年7月31日
发明者张远见, 杨林军, 罗漫江, 胡应添 申请人:京信通信系统(中国)有限公司