专利名称：基于交换机的可扩展dspeed-dsp_q6455信号处理板的制作方法
技术领域：
本发明涉及用于高速实时信号处理的多DSP板卡及支持信号处理节点高速 互联的方法。可用于雷达信号处理、图像处理和通讯基站等领域。
背景技术：
高速实时信号处理的多DSP板卡主要应用于信号处理实时性要求苛刻、 DSP间通讯量大的场合，例如雷达信号处理、图像处理、通讯基站等等。在这 些应用中需要DSP之间拥有高速的通讯网络。TI公司的TMS320C6455以前的 TMS320C6000系列DSP，其多DSP互联能力很差。然而TMS320C6455集成了 支持串行RapidIO协议的外设一SRIO; Tundra公司发布了基于串行RapidIO协 议的交换机芯片一Tsi568a。于是我们设计实现了基于串行RapidIO交换机的可 扩展DSPEED-DSP—Q6455信号处理板。本板卡信号处理能力强、存储容量大、 板内和板间的数据传输带宽大、接口形式灵活多样、可扩展性强。
发明内容
本发明的目的在于提供一款基于交换机的可扩展DSPEED-DSP_Q6455信
号处理板。
本发明是由七个电源模块、四个处理节点、处理节点互联芯片组和一个千 兆以太网接口组成的。通讯协议主要包括PCI协议、串行RapidIO协议和千兆 以太网协议。板型为cPCI6U标准板型；工作平台是工控计算机平台。
互连网络构建方法为基于串行RapidIO协议的交换机模式、基于FPGA 的源同步传输模式、基于cPCI协议的总线模式和基于千兆以太网的网络模式。 交换机Tsi568a有八个4通道串行RapidIO接口 ；每个TMS320C6455集成了一 个4通道串行RapidIO接口一SRIO。板内4个TMS320C6455的SRIO无缝连接 到串行RapidIO交换机Tsi568a的4个接口 ，板内任何两个处理节点都可以通过 交换机Tsi568a实现点对点的高速数据传输；交换机Tsi568a的另外4个接口连 接到cPCI规范自定义接插件J3，用于板间互联。每个TMS320C6455的EMIFA 以同步64位总线的方式与FPGA接口，能够实现板内处理节点间的高速数据传 输；FPGA在cPCI规范接插件J4和J5上定义了自定义接口，支持通过源同步 传输方式实现板间高速数据传输；TMS320C6455支持PCI协议，能够通过cPCI 总线实现数据交换；TMS320C6455支持千兆以太网络接口，多个信号处理板间
可以通过千兆以太网络实现数据交换。
每个处理节点由一片TMS320C6455和512MB的DDRII-SDRAM组成。 处理节点互联芯片组由FPGA、串行RapidIO交换机Tsi568a禾n PCI桥 PLX6466组成。
板卡对外留有串行RapidIO接口，可与多个支持串行RapidIO接口的板卡 无缝互联；板卡在cPCI自定义的接插件J4和J5上定义了基于FPGA源同步传 输的接口；板卡实现了两个PMC标准接口，可与两个PMC子板组合构建信号 处理平台。
TMS320C6455支持PCI协议，使工控计算机能通过cPCI总线实时监控各 信号处理节点的运行状态；TMS320C6455支持千兆以太网协议，使工控计算机 能通过千兆以太网络实时监控各信号处理节点的运行状态。
PCI桥既可以工作在透明模式下也可以工作在非透明模式下。 本发明的优点在于信号处理板的处理能力强、存储容量大、板内和板间 的数据传输带宽大、接口形式灵活多样、可扩展性强。
图l一本发明的板卡实物图； 图2—本发明的电路原理框图。
具体实施例方式
下面结合附图与具体实施方式
对本发明做进一步详细描述
本板卡的供电部分共由七个电源模块组成，它们是两个PTH05000WAH、 两个PHT08T220 、 一个LT1764-3.3 、 一个LT1764-2.5和 一个UC3 85TDKTTT-AD J 。 整板一共四个TMS320C6455 DSP芯片。四个DSP并行工作时拥有4X 8000MIPS 的峰值处理能力。每个TMS320C6455的DDRII-SDRAM控制器接口上挂有 512MB 的 DDRII-SDAM 芯片组。DDRII-SDAM 芯片组由两片 MT47H128M16HG-37E组成。整板DRII-SDRAM存储容量2GB,每个DSP对 DDRII-SDAM芯片组的访问速度可达2GBps。每个DSP的EMIFA接口上挂有 4MB的Flash (—片S29AL032D70TAI00芯片)和8MB的SBSRAM存储器(两 片CY7C1441AV33-133AXC芯片)。如图1、图2所示。
板内DSP之间的互联方式有三种串行RapidIO、 FPGA和PCI总线。每 个DSP都有一个4通道的串行RapidIO接口 ；交换机TSI568a共有八个4通道 串行RapidIO接口，其中四个用于与板内四个DSP互联，另外四个连到J3用于 板间互连。四个DSP的EMIFA接口都以同步64bits的形式与FPGA (XC4VLX40-10FF1148C芯片)互联。板内四个DSP的PCI接口以及两个PMC 背板接口都以32bits、 66/33MHz的PCI总线形式与PCI桥(PLX6466芯片)的 从端互联；本板上的PCI桥既可以工作在透明模式下也可以工作在非透明模式 下，模式选择通过硬件跳线实现。
板间的接口形式有三种基于cPCI规范、基于PMC规范和基于千兆以太 网络协议的。基于cPCI规范的接口分三种PCI桥芯片的主端以64bits、66/33MHz 的cPCI总线形式通过J1、 J2与cPCI工控机上的PCI桥互联；串行RapidIO交 换机芯片的四个4通道接口通过J3实现板间互联；FPGA以自定义接口的形式 通过J4、J5实现板间基于源同步传输方式的互联。基于PMC协议的接口分两种 PCI桥芯片的从端以32bits、 66/32MHz的PCI总线形式通过两个PMC接口的 JN1和JN2与PMC背板互联；FPGA以自定义接口的形式通过两个PMC接口 的JN3、 JN4接插件实现与PMC背板的基于源同步传输方式的互联。 TMS320C6455芯片集成了EMAC外设，支持MII/RMII/GMII/RGMn四种工作 模式，本板卡选择了 GMII模式。本板卡利用正面最左边的DSP与GPHY (DP83865DVH芯片)互连实现了千兆以太网接口 。
串行RapidIO网络至少需要一个HOST,在本板卡组成的系统中可以任意指 定一个TMS320C6455作为HOST。系统加电之后，cPCI主机通过cPCI总线将 程序下载到作为串行RapidIO网络HOST的DSP中，DSP执行此程序并发送维 护包配置串行RapidIO网络其他处理节点和交换机。配置的内容是所有交换机 的路由表以及各处理节点的ID。配置完成之后，网络中的所有处理节点之间就 可以进行基于ID的点到点高速数据传输。其中单个4通道串行RapidIO接口的 板内带宽为8X3.125Gbps(全双工)，板间带宽为8X 1.25Gbps (全双工)。
基于本板卡及其互联方式可以构建任意拓扑的DSP信号处理网络。DSP之
间可以实现一个节点到一个节点、 一个节点同时到多个节点(广播方式)和多 个节点同时到多个节点的数据交换。另外由于cPCI主机可以与任何一个处理节 点通过cPCI总线和千兆以太网络实现数据交换，可以实时监控所有处理节点的 运行状态。
权利要求
1.基于交换机的可扩展DSPEED-DSP_Q6455信号处理板，其特征在于它是由七个电源模块、四个处理节点、处理节点互联芯片组和一个于兆以太网接口组成的；通讯协议主要由PCI协议、串行RapidIO协议和于兆以太网协议组成；板型为cPCI 6U标准板型；工作平台是工控计算机平台。
2. 根据权利要求1所述的基于交换机的可扩展DSPEED-DSP—Q6455信号处 理板，其特征在于互连网络构建方法为基于串行RapidIO协议的交换机模式、 基于FPGA的源同步传输模式、基于cPCI协议的总线模式和基于千兆以太网的 M络模式；TMS320C6455的集成外设接口 SRIO无缝连接到串行RapidIO交换 机Tsi568a，任何两个处理节点通过交换机Tsi568a实现点对点的高速数据传输； TMS320C6455的EMIFA与FPGA接口实现板内处理节点间的高速数据传输； FPGA通过源同步传输方式实现板间高速数据传输；TMS320C6455能够通过 cPCI总线实现数据交换；多个信号处理板可以通过千兆以太网络实现数据交换。
3. 根据权利要求1所述的信号处理板，其特征在于每个处理节点由一个 TMS320C6455和512MB的DDRII-SDRAM组成。
4. 根据权利要求1所述的信号处理板，其特征在于处理节点互联芯片组由FPGA、串行RapidIO交换机Tsi568a和PCI桥PLX6466组成。
5. 根据权利要求1和2所述的信号处理板及其互联网络构建方法，其特征 在于板卡对外留有串行RapidIO接口，可与多个支持串行RapidIO接口的板 卡无缝互联；板卡在cPCI自定义的接插件J4和J5上定义了基于FPGA源同步 传输的接口 ；板卡实现了两个PMC标准接口 ，可与两个PMC子板组合构建信 号处理平台。
6. 根据权利要求1和2所述的信号处理板及其互联网络构建方法，其特征 在于TMS320C6455支持PCI协议，使工控计算机能通过cPCI总线实时监控 各信号处理节点的运行状态；TMS320C6455支持千兆以太网协议，使工控计算 机能通过千兆以太网络实时监控各信号处理节点的运行状态。
7. 根据权利要求1所述的信号处理板，其特征在于PCI桥既可以工作在 透明模式下，也可以工作在非透明模式下。
全文摘要
本发明为一款基于交换机的可扩展DSPEED-DSP_Q6455信号处理板及TMS320C6455 DSP信号处理网络的构建方法。本板卡由七个电源模块、四个处理节点、处理节点互联芯片组和一个千兆以太网接口组成。通讯协议主要包括PCI协议、串行RapidIO协议和千兆以太网协议。板型为cPCI 6U标准板型。工作平台是工控计算机平台。互连网络构建方法为基于串行RapidIO协议的交换机模式、基于FPGA的源同步传输模式、基于cPCI协议的总线模式和基于千兆以太网的网络模式。本发明信号处理板的处理能力强、存储容量大、板内和板间的数据传输带宽大、接口形式灵活多样、可扩展性强。其主要应用于信号处理实时性要求苛刻、DSP间通讯量大的场合，例如雷达信号处理，图像处理，通讯基站等等。
文档编号H04L29/06GK101102197SQ20071012014
公开日2008年1月9日 申请日期2007年8月10日 优先权日2007年8月10日
发明者佗 付, 刘国满, 张雄奎, 涛 王, 高梅国 申请人:北京理工大学