专利名称：一种提高基准钟性能的方法及系统的制作方法
技术领域：
本发明涉及通信领域，特别涉及一种提高基准钟性能的方法 及系统。
背景技术：
同步网络是通信网络的支撑网，其同步性能影响通信网络的业务 的质量。同步网络一般由同步时钟节点和传输网络组成，目前的传输网络为SDH ( Synchronous Digital Hierarchy )传输网络，同步时 钟节点包括全网基准钟PRC (Primary Reference Clock )、区域基准 钟LPR (Local Primary Reference)和大楼综合定时供给设备BITS (Building Integrated Timing Supply )。基准钟(PRC/LPR)是整个国家或地区的时钟基准，负责向同步网 络提供时钟信号。BITS是一个受控时钟，它在外部高精度的时钟同 步信号(通常为基准钟PRC或者LPR)的控制下被同步。如图1所示， 为BITS的基本结构示意图。 一般情况下，外部时钟同步信号不只一 路，但是BITS只受控于优先级别最高(通常是以精度最高信号的作 为最高优先级别信号)的一路信号。如果这路信号劣化或者丟失，就 受控于次高优先级别信号，依此类推；如果外部时钟同步信号全部劣 化或者丢失，BITS则按照自身精度处于自由运转状态。BITS输出的
同步时钟信号一部分提供给本地同步设备， 一部分通过数字电路传送 到远端同步系统。因此，基准钟的精度、可靠性和稳定性决定了整个 网络的时钟质量。
在现有技术中PRC主要是由自主运行的铯钟组组成。铯钟是利用 铯原子内部的电子在两个能级间跳跃时辐射出来的电磁波作为标准， 去控制校准电子振荡器，进而控制钟的走动。而且从统计学角度看， 多个铯钟振荡频率的平均值的稳定度比一个铯钟的稳定度更高。因此 在基准钟设备中通常釆用的是铯钟组。图2为釆用铯钟组作为外部时 钟同步信号的PRC。铯钟输出精度高，但是长期运行后，铯钟会存在 一定的频偏，难以满足同步网络日益增长的精度要求，并且釆用铯钟 组体积、质量和功耗大，价格昂贵，需要的建设成本和维护成本都过 高。
现有技术中另一种PRC是由GPS信号接收机和铯钟组组成，其优 先级别最高的外部时钟同步信号是GPS信号。如图3所示，图3为釆 用GPS信号作为最高优先级别外部时钟同步信号的PRC。 GPS信号正 常时，BITS釆用GPS信号作为外部时钟同步信号；只有在GPS信号 劣化或丟失时，才可能釆用铯钟组的信号作为外部时钟同步信号，所 以正常情况下铯钟组一直处于闲置状态。当GPS信号发生异常，PRC 的最高优先级别的外部时钟同步信号从GPS信号切换到铯钟组作为 外部时钟同步信号时，会引起性能下降，同时可能引起同步状态信息 值(Synchronization Status Message, SSM)变化，导致全网SDH
设备的时钟切换。
另外，现有技术中LPR主要是由受控于GPS信号的铷钟组成。通
过GPS从空间取得高精度的时标，再与受控铷钟配合，得到与铯钟相 近的高精度时标。这种装置对于GPS信号的依赖性太大，当GPS信号 劣化或丢失时，时钟精度将无法保证。
发明内容
本发明的目的在于提供一种提高基准钟性能的方法及系统，解决 基准钟设备的可靠性低、长期稳定性差和成本高等问题，既适用于全 网基准钟PRC又适用于区域基准钟LPR。
为达到上述目的，本发明的技术方案是这样实现的
一种提高基准钟性能的方法，该方法包括
将原子钟信号和GPS信号锁相处理后得到锁相信号；将锁相信号 输出给BITS作为最高优先级别的外部时钟同步信号；BITS受控于所
述最高优先级别的外部时钟同步信号。
一种提高基准钟性能的系统，该系统包括输入模块，锁相模块和 BITS模块
所述输入模块向所述锁相模块提供输入信号；
所述锁相模块用于处理所述输入模块提供的信号，并向所述BITS 模块提供锁相信号作为最高优先级别的外部时钟同步信号；
所述BITS模块受控于所述最高优先级别的外部时钟同步信号。
本发明实施例的技术方案，将原子钟信号和GPS信号通过锁相模 块处理得到的锁相信号作为BITS的最高优先级别外部时钟同步信号，将原子钟信号的高精度和GPS信号的长期稳定性结合起来，提高 了设备的可靠性和同步网络基准钟的性能。
图1为BITS的基本结构示意图2为釆用铯钟组作为外部时钟同步信号的PRC;
图3为釆用GPS信号作为最高优先级别外部时钟同步信号的PRC;
图4为本发明实施例锁相模块的结构示意图5为本发明方法流程图6为本发明较佳实施例一的系统结构图7为本发明较佳实施例二的系统结构图。
具体实施例方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附 图并以铯原子钟(以下简称为铯钟)为例，对本发明作进一步地详细 说明。
图4为本发明实施例锁相模块的结构示意图，如图4所示。该锁 相模块主要包括鉴相比较器、低通滤波器LPF (Low Pass Filter) 和直接数字合成DDS芯片(Direct Digital Synthesis )。
鉴相比较器，用于检测GPS设备提供的GPS信号和锁相模块的输 出信号之间的相位关系；
低通滤波器LPF，用于接收来自鉴相比较器的输出信号，并滤除 输出信号中的高频分量，输出低频分量；
DDS芯片，用于接收所述低通滤波器输出的低频信号和铯钟设备 的输出信号，并输出锁相信号；该锁相信号作为锁相模块的输出信号， 同时作为一个输入，向所述鉴相比较器提供反馈信号，使得锁相输出 信号在频率上能够与GPS信号保持一致。
图5为本发明方法流程图，如图5所示，包括以下步骤 步骤501:铯钟设备和GPS设备向锁相模块提供铯钟信号和GPS 信号，所述铯钟信号作为本振信号，所述GPS信号作为参考信号； 步骤502:锁相模块对输入的铯钟信号和GPS信号进行锁相处理； 步骤503:锁相模块向BITS提供锁相信号，以作为最高优先级别 外部时钟同步信号，GPS设备向BITS提供GPS信号作为次高优先级 别外部时钟同步信号，铯钟设备向BITS提供铯钟信号作为第三优先 级别外部时钟同步信号；
步骤504: BITS判断最高优先级别外部时钟同步信号是否劣化或 者丢失；
步骤505:如果最高优先级别的外部时钟同步信号正常，则BITS 受控于最高优先级别的外部时钟同步信号；
步骤506:如果最高优先级别的外部时钟同步信号劣化或者丟失， 则BITS判断次高优先级别的外部时钟信号是否劣化或者丟失；
步骤507:如果次高优先级别的外部时钟同步信号正常，则BITS 受控于次高优先级别的外部时钟同步信号；
步骤508:如果次高优先级别的外部时钟同步信号劣化或者丢失，
则BITS判断第三优先级别的外部时钟信号是否劣化或者丢失；
步骤509:如果第三优先级别的外部时钟同步信号正常，则BITS 受控于第三优先级别的外部时钟同步信号；
步骤510:如果第三优先级别的外部时钟同步信号劣化或者丢失, 则外部基准时钟出现故障，BITS按照自身精度处于自由运转状态。
图6为本发明较佳实施例一的系统结构图。如图6所示，该系统 主要包括输入模块、锁相模块和BITS模块。
所述输入模块，包括铯钟设备和GPS设备所述铯钟设备用于向 所述锁相模块和所述BITS模块提供铯钟信号；所述GPS设备用于接 收GPS信号并向所述锁相模块和所述BITS模块提供GPS信号；
所述锁相模块，用于处理所述输入模块提供的铯钟信号和GPS信 号，输出锁相信号，所述锁相信号受控于所述铯钟信号和GPS信号；
所述BITS模块用于接收所述输入模块和所述锁相模块提供的外 部时钟同步信号，受控于最高优先级别的信号；如果最高优先级别的 外部时钟同步信号劣化或者丢失，BITS受控于次高优先级别的外部 时钟同步信号，依此类推；如果外部时钟同步信号全部劣化或者丟失， BITS则按照自身精度处于自由运转状态。
所述外部时钟同步信号的优先级数序依次为锁相信号、GPS信号 和铯钟信号；
由于同时参考了 GPS信号和铯钟信号，有效提高了基准钟的精度 和长期稳定性；避免了釆用铯钟组以及铯钟的长期闲置，有效降低了 成本；降低了对GPS的依赖性，提高了设备的可靠性和同步网络基准
钟的性能。
图7为本发明较佳实施例二的系统结构图。如图7所示，该系统 主要包括输入模块和输出模块。
所述输入模块，包括铯钟设备和GPS设备所述铯钟设备用于向 所述输出模块提供铯钟信号；所述GPS设备用于接收GPS信号并向所 述输出模块提供GPS信号；
所述输出模块，包括锁相设备和BITS设备所述锁相设备，用于 处理所述输入模块提供的铯钟信号和GPS信号，并输出锁相信号，所 述锁相信号受控于所述铯钟信号和GPS信号；所述BITS设备，用于 接收所述外部时钟同步信号，受控于最高优先级别的信号；如果最高 优先级别的外部时钟同步信号劣化或者丢失，则BITS受控于次高优 先级别的外部时钟同步信号，依此类推；如果外部时钟同步信号全部 劣化或者丟失，BITS则按照自身精度处于自由运转状态。
所述外部时钟同步信号的优先级数序依次为锁相信号、GPS信号 和铯钟信号；
所述锁相设备，集成在所述BITS设备之中，是所述BITS设备的 一部分。
由于锁相设备集成在BITS设备之中，减小了系统的体积，降低了 系统的建设和维护成本。
参照上述实施例，本发明方法在铷原子钟、氢原子钟等原子钟设 备中的具体实现过程是一样的，此处不再赘述。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本 发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、 等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1、 一种提高基准钟性能的方法，其特征在于 将原子钟信号和GPS信号锁相处理后得到锁相信号；将锁相信号输出给BITS作为最高优先级别的外部时钟同步信号，BITS受 控于所述最高优先级别的外部时钟同步信号。
2、 根据权利要求l所述的方法，其特征在于所述原子钟信 号作为锁相模块的本振信号，所述GPS信号作为锁相模块的参考 信号，以完成所述锁相处理。
3、 根据权利要求l所述的方法，其特征在于所述GPS信号 输出给所述BITS作为次高优先级别的外部时钟同步信号。
4、 根据权利要求3所述的方法，其特征在于所述原子钟信 号输出给所述BITS作为第三优先级别的外部时钟同步信号。
5、 根据权利要求4所述的方法，其特征在于当最高优先级 别的外部时钟同步信号正常时，BITS受控于最高优先级别的外部 时钟同步信号；当最高优先级别的外部时钟同步信号劣化或者丢 失时，BITS受控于次高优先级别的外部时钟同步信号；当次高优 先级别的外部时钟同步信号劣化或者丟失时，BITS受控于第三优 先级别的外部时钟同步信号；当第三优先级别的外部时钟同步信 号劣化或者丢失时，BITS按照自身精度处于自由运转状态。
6、 一种提高基准钟性能的系统，其特征在于包括输入模块、 锁相模块和BITS模块，所述输入模块向所述锁相模块提供输入信 号；所述锁相模块用于处理所述输入模块提供的信号，并向所述BITS模块提供锁相信号作为最高优先级别的外部时钟同步信号； 所述BITS模块受控于所述最高优先级别的外部时钟同步信号。
7、 根据权利要求6所述的系统，其特征在于所述输入模块 包括原子钟设备和GPS设备，所述原子钟设备的输出信号作为锁 相模块的本振信号，所述GPS设备的输出信号作为锁相模块的参 考信号。
8、 根据权利要求7所述的系统，其特征在于所述GPS设备输出端与BITS模块相连，向所述BITS模块提 供GPS信号，该GPS信号作为次高优先级别的外部时钟同步信号；所述原子钟设备输出端与BITS模块相连，向所述BITS设备 提供原子钟信号，该原子钟信号作为第三优先级别的外部时钟同 步信号。
9、 根据权利要求8所述的系统，其特征在于所述BITS模 块用于接收锁相信号、G P S信号和原子钟信号作为外部时钟同步信 号；当最高优先级别的外部时钟同步信号正常时，所述BITS模块 受控于最高优先级别的外部时钟同步信号；当最高优先级别的外 部时钟同步信号劣化或者丢失时，所述BITS模块受控于次高优先 级别的外部时钟同步信号；当次高优先级别的外部时钟同步信号 劣化或者丢失时，所述BITS模块受控于第三优先级别的外部时钟 同步信号；当第三优先级别的外部时钟同步信号劣化或者丢失时， 所述BITS模块按照自身精度处于自由运转状态。
10、 根据权利要求6所述的系统，其特征在于所述锁相模块是独立的设备或者是所述BITS模块的一部分,
全文摘要
本发明涉及通信领域，公开了一种提高基准钟性能的方法及系统，本方法将原子钟信号和GPS信号通过锁相处理后的锁相信号、GPS信号以及原子钟信号依次作为BITS的最高、次高以及第三优先级别外部时钟同步信号。BITS受控于最高优先级别的信号，若最高优先级别的外部时钟同步信号异常，BITS受控于次高优先级别的外部时钟同步信号，依此类推；本系统包括输入模块、锁相模块和BITS模块输入模块向锁相模块提供输入信号；锁相模块处理输入模块提供的信号，并向BITS模块提供锁相信号作为最高优先级别的外部时钟同步信号；BITS模块受控于所述最高优先级别的外部时钟同步信号。
文档编号H04J3/06GK101145864SQ200710123829
公开日2008年3月19日 申请日期2007年10月11日 优先权日2007年10月11日
发明者庆 张 申请人:华为技术有限公司