专利名称：：数据成帧方法及其设备的制作方法
技术领域：
：本发明涉及通信领域，特别涉及数据成帧技术。
背景技术：
：随着通信技术的不断发展，用户对通信的容量、速度等各种服务质量的要求越来越高。由于接入网是整个电信网中最具有技术挑战性的区域之一，因此为了满足用户对带宽日益增长的要求，实现接入网的高速化、宽带化和智能化，各种接入技术层出不穷的出现。其中，被认为最有前途的是无源光网络(PassiveOpticalNetwork,简称"PON")技术，尤其是以太网无源光网络(EthernetPassiveOpticalNetwork,筒称"EPON")技术。由于EPON是一种采用无源光传输的技术，不使用具有放大和中继功能的元器件。因此EPON网络的传输距离和分支数目依赖于功率预算和各种传输损耗。随着传输距离或分支比数目的增力口，传输数据的信噪比(SignalNoiseRatio,简称"SNR")逐渐减小，从而就导致了更多的比特错误。为了解决这一问题，在EPON系统中引入了前向纠错(ForwardErrorCorrection,简称"FEC")技术来提高系统的抗干扰能力，以增大系统的功率预算。EPON系统中的FEC的基本工作原理是在发送端被传输的以太网帧后规则互相关联(约束)，接收端按既定的规则检验以太网帧数据与校验码字的关系，一旦传输中发生错误，就会破坏这种关系，从而实现对以太网帧数据的纠错功能。FEC技术力求用尽可能少的校验字节纠正尽可能多的错误，在开销(增加了校验字节而带来的开销)和获得的编码增益之间找到一个最佳的平衡点。在EPON系统中，为使发送的数据是接收器可以接收的格式，在采用FEC技术之前，需要使用线路编码技术，该线路编码还必须保证所发送的数据有足够的切换(即0、1之间的变换)以保证接收端能够恢复时钟。在与以太网系统相关的标准中，已经在物理编码子层(PhysicalCodingSublayer,简称"PCS")使用了64B/66B等编码效率更高的线路编码机制。64B/66B线路编码机制是在64比特信息的基础上，增加了2个相异比特同步字符("01"或"10")作为同步头(称为数据同步头)，形成66比特的线路编码块(称为数据块)，即每个数据块中包括64比特的信息数据及其2比特的数据同步头。其中，数据块同步头为"01"(或"10")表示64比特信息全部为数据；为"10"(或"01")表示64比特信息中包含数据和控制信息；为"00"或"11"表示传输过程中发生了错误。当经64/66b线路编码后的数据块数目达到FEC编码所要求的数据长度时，进行FEC编码。经过FEC编码后产生相关的校验信息。校验信息的长度为64的倍数，从而可以将校验信息形成以64比特为单位的校验信息块。然后在校验信息块的前面加2个相同比特的同步字符("00"或"11")作为校验信息块的同步头(称为校验同步头)，形成66比特的校验块，每个校验块包括64比特的校验信息及其2比特的校验同步头。目前针对10GEPON系统中的PCS层的一种信息帧(即FEC帧)结构如图1所示。1个完整的FEC帧由数据块和校验块构成，数据块集中位于FEC帧的前面，校验块集中位于FEC帧的后面。由于每66比特的数据块中含有2比特的数据同步头，这2比特的数据同步头总是互异的，而每66比特的校验块中含有2比特的校验同步头，这2比特的校验同步头总是相同的，因此利用这些信息可以在接收端实现数据块和校验块的同步，从而便于进行FEC译码和线^各i斧码。然而，本发明的发明人发现，由于在一个FEC帧中，数据同步头是没有规律的，可能是"01"也可能是"10"，这是由传送数据类型决定的，校验同步头是按照事先的约定定义好的，即系统知道这个FEC帧中的某个校验块的校验同步头是"00"还是"11"。而在传输过程中存在噪声干扰等原因，数据块中的数据同步头可能会从原来的"01"或"10"变成"00"或"11"，系统会误判其为校验块的校验同步头；校验块的校验同步头也可能发生错误，被系统误判为数据块的数据同步头。因此，在系统发生误判的情况下，就有可能出现错误同步。图2给出了发生错误同步的示意图，如果一个FEC帧中最后一个数据块的数据同步头、第一个校验块的校验同步头、以及前一个FEC帧中的最后一个校验块的校验同步头均发生传输错误，即图2中(1)~(3)的位置同时发生错误，位置(1)由"00"错为"11",位置(2)由数据同步头错为校验同步头"00"，位置(3)由校验同步头"11"错为数据同步头，那么这个FEC帧的部分帧和前1个FEC帧的最后一个校验块就会被误判为一个完整的FEC帧，从而发生错误同步。也就是说，在现有技术的帧结构中，一个完整的FEC帧和此帧滑动若干个信息块(数据块和校验块统称为信息块)后构成的新帧之间有较高的相关度，在进行帧同步时，就有可能发生错误同步的情况，从而降低了系统的性能。
发明内容本发明实施方式要解决的主要技术问题是提供一种数据成帧方法及其设备，使得错误同步的概率得以降低。为解决上述技术问题，本发明的实施方式提供了一种数据成帧方法，包括以下步骤对N个数据块进行编码得到M个校验块，其中每个数据块中包含数据同步头，每个校验块中包含校验同步头，数据同步头和校验同步头不相同；将N个数据块分为X个部分，将M个校验块分为Y个部分，N>X>1,M>Y>1,X、Y中至少有一个大于l，X与Y的绝对值之差小于2;将各部分的数据块和校验块互相间隔排列组成一个帧。本发明的实施方式还提供了一种数据成帧设备，包括编码单元，用于对N个数据块进行编码得到M个校验块，其中每个数据块中包含数据同步头，每个校验块中包含校验同步头，数据同步头和校验同步头不相同；划分单元，用于将N个数据块分为X个部分，将M个校验块分为Y个部分，N>X>1,M>Y>1,X、Y中至少有一个大于l,X与Y的绝对值之差小于2;排列单元，用于将划分单元划分的各部分的数据块和校验块互相间隔排列组成一个帧。本发明实施方式与现有技术相比，主要区别及其效果在于对N个数据块进行编码得到M个校验块，其中每个数据块中包含数据同步头，每个校验块中包含校验同步头，数据同步头和校验同步头不相同，将N个数据块分为X个部分，将M个校验块分为Y个部分，N>X>1,M>Y>1，X、Y中至少有一个大于l，X与Y的绝对值之差小于2。然后，将各部分的数据块和校验块互相间隔排列组成一个帧。由于不再将所有的校验块全部放在数据块之后，而是将校验块与数据块交叉放置，因此可降低一个完整的FEC帧和此FEC帧滑动若干个信息块后构成的新帧之间的相关度，从而在进行帧同步时，降低了发生FEC帧错误同步的概率。图1是根据现有技术中的FEC帧结构；图2是根据现有技术中的发生错误同步示意图3是根据本发明第一实施方式的数据成帧方法中将各部分的数据块和校验块互相间隔排列示意图4是根据本发明第一实施方式的数据成帧方法流程图5是根据本发明第一实施方式的数据成帧方法示意图6是根据本发明第一实施方式中的错误图样示意图7是根据本发明第二实施方式的数据成帧方法示意图8是根据本发明第三实施方式的数据成帧设备结构示意图。具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本发明的第一实施方式涉及一种数据成帧方法，在本实施方式中，对经FEC编码后的N个数据块和M个校验块互相间隔排列组成一个FEC帧，即将N个数据块分为X个部分，将M个校验块分为Y个部分，将各部分的数据块和校验块互相间隔排列组成一个帧；其中N>X>1，M>Y>1，X、Y中至少有一个大于l，X与Y的绝对值之差小于2。如果X-Y-p，则如图3所示，在一个完整的FEC帧中，首先放置^个数据块，紧接着放置M,个校验块，然后放置W个数据块，紧接着放置M2个校验块，依次类推，最后A^个数据块后面跟Mp个校验块。这样，所有的数据块和所有的校验块分别被分成了p段，其中下面以X=Y=2为例进行说明，具体流程如图4所示。在步骤410中，对待校验的原始信息数据进行加扰。具体地说，当信息数据从以太网々某质无关接口传送到PCS层后，以每64比特为单位将原始信息数据划分成N小块信息。然后，对每小块信息进行加扰，得到加扰后的Sj块信息(h0，l，…AO，如图5所示。通过对信息数据进行加扰，可以在最大程度上保证所传送信息有足够的切换，从而便于接收端的时钟恢复。接着，进入步骤420，对经加扰的Si块信息进行64B/66B线路编码，生成数据块。具体地说，对每64比特的Si块进行线路编码，线路编码的过程是在Si块前面加两比特的同步头，即数据同步头，其中一个比特(如第2个比特)携带了指示该Si块中数据类型的信息，将该比特称此为数据同步头重要比特。比如说，此重要比特为"0"(也可以为"r，)表示该Si块中全部为数据；为"l"(也可以为"0")表示该Sj块中带有控制信息。数据同步头的另外一个比特(如第1个比特)称之为次要比特，为数据同步头重要比特的取反，以保证数据同步头中的2比特为互异比特。如图5所示，经线路编码后生成的数据块中，除包括64比特的信息lt据外，还包括2比特互异的数据同步头。接着，进入步骤430，对生成的数据块中的信息数据和数据同步头中的重要比特进行FEC编码，得到校验信息，并生成校验信息块。具体地说，将经线路编码后生成的数据块传送到线路编码码字緩存/排序模块。假定一个FEC编码帧所要求的长度为65xN比特，则当线路编码码字緩存/排序模块接收到N个数据块时把这N个数据块传送出去，其中将数据块的数据同步头中的重要比特和64比特的信息数据传送到FEC编码器。数据同步头中的次要比特直接传送到同步头緩存/排序模块。由FEC编码器对收到的N个数据块中的信息数据和和数据同步头中的重要比特(共65xN比特)，进行FEC编码，得到校验信息。在得到校验信息后，再以64比特为单位将校验信息划分为校验信息块。如图5所示，生成的与N个数据块相对应的M个校验信息块为Pi(i=1，2,M)。由于数据同步头中的次要比特不参与FEC编码，有效减少了需要通过FEC编码保护的信息量，使得更多的冗余(校验比特)对尽可能少的有用的信息数据进行保护，从而获得更大的编码增益，增大了系统的功率预算。而且，由于对用于指示数据类型的比特进行了FEC编码保护，更大的编码增益可以提高对数据类型判断的正确概率。接着，进入步骤440,为每个4交'睑信息块添加2个相同比特的校验同步头(如"00"或"11"),得到M个校验块。为校验信息块添加校验同步头是为了将帧中的数据块和校验块区分开来，以便接收端实现数据块和校验块的同步，从而进行FEC译码和线路译码。接着，进入步骤450,将N个数据块划分为X部分，将M个校验块划分为Y部分。比如说，在N为30,M为5的情况下，可以将30个数据块划分为2部分，前12个数据块作为第一部分Np后18个数据块作为第二部分N2;将5个校验块也划分为2部分，前3个校验块作为第一部分M,,后2个校验块作为第二部分M2。接着，进入步骤460,将各部分的数据块和校验块互相间隔排列组成一个帧。具体地说，对N个数据块和M个校验块进行的成帧过程，实际上是排列数据块和校验块在帧中的位置。首先，先放置N个数据块中的前W个数据块，然后再放置M个校验块中的前M,个校验块，依次放置，最后A^个数据块后面跟Mp个校验块。其中，帧中所有数据块的数目为N，校验块的数目为M,此帧中的数据长度为66x(7V+M)，如图5所示。由于本实施方式中是以X-Y-2为例进行说明的，也就是说，N个数据块只分为2部分，N=Ni+N2,M个校验块也只分为2部分，M-N^+M2。因此，在成帧过程中，先放置iV,个数据块，再放置M,个校验块，然后再放置A^个数据块，最后放置M,个校验块。将N个数据块和M个校验块组成FEC帧后，可以通过码率调和器传送给物理纟某质附加子层。通过将数据块和4交验块互相间隔排列组成一个FEC帧，可以降低发生FEC帧错误同步的概率。为该结论的论证方便，下面先定义错误图样的概念。错误图样表示一个FEC帧所有产生错误同步的情况，如图6所示。导致错误同步的主要原因是由于数据块或校验块的同步头发生了错误，从而致使产生误判。因此图6中只给出了FEC帧的数据块和校验块的同步头序列。一个完整的FEC帧由3个数据块和3个校验块组成。其中FEC帧中的3个校验块同步头为"00"、"00"、"11"。如果在传输过程中，FEC帧的第2个校验块同步头由"00"错为"11"，第3个数据块同步头由"10"错为"00"，同时上一个FEC帧的最后一个校验块由"11"错为"10"，共产生4个比特错误，那么上一个FEC帧的最后一个校验块连同此FEC帧的前五个信息块会被误判为一个FEC帧，从而出现错误同步，对应于图6中"滑1个信息块错误同步"。这4个比特错误称为导致"滑1个信息块错误同步"所需的最小错误比特数。同样如图6所示，如果在箭头指示的位置同时发生6个比特错误，那么就会出现滑2、3、4个信息块错误同步的情况。在相应的位置同时出现4个错误会出现滑5个信息块错误同步。图6包含了由3个数据块和3个校验块构成的FEC帧，其中3个校验块同步头为"00"、"00"、"11"的所有错误同步的情况。因此，可以用错误图样来表示为H63)。其中，"4"和"6"分别为导致某种错误同步情况所需的最少错误比特数。更为具体地，"4"表示导致滑l、5个信息块这2种错误同步情况所需的最少的错误比特数为4。为后文方便描述，称"4"和"6"为导致错误同步的样本。下标"2"和"3"表示在所有产生错误同步的情况中，由4和6比特错误导致错误同步的情况数分别为"2"和"3"，以后称之为导致错误同步的样本数目。由此可见，错误图样是衡量发生错误同步概率的一个重要指标。错误同步概率是由错误图样中的最小样本值和最小样本数量来决定的。最小样本值越大，或者最小样本数量越少，其产生错误同步的概率越小。实验结果证明，采用本实施方式的方案，可以降低发生FEC帧错误同步的概率。比如说，在FEC帧由N=30个数据块和M=5个校验块构成，其中5个校验块的校验同步头序列为{00，11，11，11，00}的情况下，如果采用现有技术方案的成帧方式，即将30个数据块放在前面，5个校验块放在后面，则经分析得出的错误图样为SOT=(62,84，1028),即错误同步的最小样本为6,其样本数量为2。也就是说，在所有的同步头中(包括数据同步头和校验同步头)只要有6个比特发生传输错误，就有可能导致错误同步。而如果采用本实施方式的方案，即将30个数据块划分为2部分，前12个数据块作为第一部分Ni，后18个数据块作为第二部分N2;将5个校验块也划分为2部分，前3个校验块作为第一部分Mp后2个校验块作为第二部分M2。并以NpM!、N2、M2的顺序组成一个FEC帧，则经分析得出的错误图样为&,,=(88,1026)，即错误同步的最小样本为8，其样本数量为8。也就是说，在所有的同步头中(包括数据同步头和校验同步头)至少要有8个比特发生传输错误，才有可能导致错误同步。由此可见，本实施方式可以降低发生FEC帧错误同步的概率，从而提高了系统的性能。下面根据实验结果，给出当乂=丫=2时，校验块的块数M取不同值的错误图样及其相应的校验同步头序列。表1给出了校验块的块数M=5的情况下，采用不同的分段方式的错误图样和其对应的校验同步头序列。在表l中N表示数据块的块数。当M,=0，M2=5时，表示现有技术的成帧方式(即所有的校验块集中放在数据块之后)。其余情况为本实施方式的成帧方式。从表1中可以发现，采用分段成帧后，错误图样的最小样本为8，而现有技术成帧方式的错误图样的最小样本为6。因此，采用本实施方式的成帧方式可以降低错误同步概率。在表1中，还给出了不同分段方式下的对应的最优的校验同步头序列。以Mi=2,M2=3为例(即将5个校验块分为2个部分，将前2个校验块作为第一部分，将后3个校验块作为第二部分)，其第1个可选的校验同步头序列为"0011,111100",表示第一部分的2个校验块对应的同步头分别为"00"、"11";第二部分的3个校验块对应的同步头分别为"11"、"11"、"00"。<table>complextableseeoriginaldocumentpage21</column></row><table>表1表2给出了校验块的块数M=6的情况下，采用不同的分段方式的错误图样和其对应的冲L睑同步头序列。<table>complextableseeoriginaldocumentpage21</column></row><table>表2表3给出了校验块的块数M=7的情况下，采用不同的分段方式的错误图样和其对应的校验同步头序列。<table>complextableseeoriginaldocumentpage21</column></row><table>表3表4给出了校验块的块数M=8的情况下，采用不同的分段方式的错误图样和其对应的校—验同步头序列。<table>complextableseeoriginaldocumentpage21</column></row><table><table>complextableseeoriginaldocumentpage22</column></row><table>表4表5给出了校验块的块数M=9的情况下，采用不同的分段方式的错误图样和其对应的校—险同步头序列。<table>complextableseeoriginaldocumentpage22</column></row><table>表5值得一提的是，在对N个数据块进行FEC编码时，也可以对数据块中的信息数据和数据同步头进行FEC编码，也就是说，数据块中的2个比特的数据同步头均参与FEC编码。比如说，将经线路编码后生成的数据块传送到线路编码码字緩存/排序模块。假定一个FEC编码帧所要求的长度为66xN比特，则当线路编码码字緩存/排序模块接收到N个数据块时，将这N个数据块组成一个FEC编码帧，并将该FEC编码帧传送到FEC编码器进行FEC编码。由于本实施方式中，是通过将数据块和冲L险块互相间隔排列组成一个FEC巾贞，以降低发生FEC帧错误同步的概率。因此，如何对数据块进行FEC编码生成校验信息，并不会影响到本实施方式的效果。另外，在本实施方式中，是以64B/66B线路编码为例进行说明的，在实际应用中，也可以采用其它的k/(k+2)线路编码，k为正整数，如32B/34B线路编码。本发明的第二实施方式涉及一种数据成帧方法，本实施方式与第一实施方式大致相同，其区别在于，在第一实施方式中，是将经加扰后的信息数据进行线路编码，生成数据块的；而在本实施方式中，是在进行线路编码后，对生成的数据块中的信息数据再进行加扰，如图7所示。本实施方式具体应用于以太网媒质无关接口数据进入以太网PCS后的数据组成次序和成帧方式。具体地说，如图7所示，从以太网i某质无关接口传送的两个连续的以太网媒质无关接口数据构成64B/66B线路编码的信息数据部分。每个以太网媒质无关接口数据的长度为32比特。然后将经64B/66B线路编码后生成的数据块中的64比特信息数据DO~D7这8个字节送入加扰器进行加扰。在加扰后的64比特信息数据SO~S7前面添加在64B/66B线路编码过程中得到的2比特的数据同步头。其中数据同步头的第2个比特为重要比特。加扰后的信息数据S0S7连同重要比特构成以65比特为单位的编码块。等收集到N个这样的编码块后送入FEC编码器进行编码。编码完成后，输出编码块(每个编码块由64比特的信息数据和重要比特构成)和校验信息块。在65比特的编码块前面加上凌t据同步头中的次要比特，形成66比特的数据块，然后在64比特的校验信息块前面加2比特的同步头，形成校验块。数据块和校验块等待成帧。将前乂个数据块放置在FEC帧的前面，然后放置M,个校验块，再放置A个数据块和M,个校验块，最后放置A^个数据块和M^个校验块。在此帧中数据块和校验块的数目分别为N和M。此帧的长度为66x(7V+M)比特。此帧经过码率调和器后，传送出去。本发明的第三实施方式涉及一种数据成帧设备，如图8所示，包括加扰单元、线路编码单元、编码单元、划分单元、和排列单元。加扰单元与线路编码单元通信，线路编码单元与编码单元通信，编码单元与划分单元通信，划分单元与排列单元通信。其中，加扰单元用于对待校验的原始信息数据进行加扰，并将加扰后的信息数据输出到该线路编码单元。线路编码单元用于对信息数据进行k/(k+2)线路编码(如64B/66B线路编码)，生成数据块，将生成的数据块输出到该编码单元，其中k为正整数，每个数据块中包含数据同步头。编码单元用于对N个数据块进行编码得到M个(优选地M>5)校验块，其中每个校验块中包含校验同步头，数据同步头和校验同步头不相同。划分单元用于将这N个数据块分为X个部分，将这M个校-睑块分为Y个部分，N>X>1，M>Y>1，X、Y中至少有一个大于l,X与Y的绝对值之差小于2。排列单元，用于将该划分单元划分的各部分的数据块和校验块互相间隔排列组成一个帧。其中，编码单元进一步包括FEC编码子单元，用于对数据块中的信息数据和数据同步头进行FEC编码，生成M个校验块中的校验信息；或者，该FEC编码子单元用于对N个数据块中的信息数据和数据同步头中的重要比特进行FEC编码，生成M个校验块中的校验信息，其中重要比特为用于指示同一数据块中信息翁:据的类型的比特。由于不再将所有的校验块全部放在数据块之后，而是将校验块与数据块交叉放置，因此可降低一个完整的FEC帧和此FEC帧滑动若干个信息块后构成的新帧之间的相关度，从而在进行帧同步时，降低了发生FEC帧错误同步的概率。需要说明的是，在本实施方式中，由加扰单元先对待校验的原始信息数据进行加扰，将加扰后的信息数据输出到线路编码单元。但在实际应用中，也可以先由线路编码单元对待校验的原始信息数据进行线路编码，再由加扰单元对该线路编码单元输出的数据块中的信息数据进行加扰，将加扰结果输出到该FEC编码单元。综上所述，在本发明的实施方式中，对N个数据块进行编码得到M个校验块，其中每个数据块中包含数据同步头，每个校验块中包含校验同步头，数据同步头和校验同步头不相同，将N个数据块分为X个部分，将M个校验块分为Y个部分，N>X>1，M>Y>1,X、Y中至少有一个大于1，X与Y的绝对值之差小于2。然后，将各部分的数据块和校验块互相间隔排列组成一个帧。由于不再将所有的校验块全部放在数据块之后，而是将校验块与数据块交叉放置，因此可降低一个完整的FEC帧和此FEC帧滑动若干个信息块后构成的新帧之间的相关度，从而在进行帧同步时，降低了发生FEC帧错误同步的概率。比如说，进行FEC编码后生成的校验块数目为5，如果将这5个校验块全部放置在数据块之后，则导致错误同步所需的最少传输错误比特数为6，也就是说，在所有的同步头中(包括数据同步头和校验同步头)只要有6个比特发生传输错误，就有可能导致错误同步。但如果将校验块与数据块交叉放置，如将这5个校验块分为2个部分，将前2个校验块作为第一部分，将后3个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔一部分数据块，则从实验结果可知，导致错误同步所需的最少传输错误比特数为8,也就是说，在所有的同步头中(包括数据同步头和校验同步头)至少要有8个比特发生传输错误，才有可能导致错误同步。对经线路编码后生成的数据块中的信息数据和数据同步头中的重要比特进行FEC编码生成校验块，该重要比特为用于指示同一数据块中信息数据的类型的比特。由于该数据同步头中用于数据块同步的部分比特不参与FEC编码，有效减少了需要通过FEC编码保护的信息量，使得更多的冗余(校验比特)对尽可能少的有用的信息数据进行保护，从而获得更大的编码增益，增大了系统的功率预算。而且，由于对用于指示数据类型的比特进行了FEC编码保护，更大的编码增益可以提高对数据类型判断的正确概率。在对待校验的信息数据进行线路编码之前，或在进行线路编码之后，进行FEC编码之前，对信息数据进行加扰，以便在最大程度上保证所传送信息有足够的切换，从而便于接收端的时钟恢复。虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。权利要求1.一种数据成帧方法，其特征在于，包括以下步骤对N个数据块进行编码得到M个校验块，其中每个所述数据块中包含数据同步头，每个所述校验块中包含校验同步头，所述数据同步头和所述校验同步头不相同；将所述N个数据块分为X个部分，将所述M个校验块分为Y个部分，N≥X≥1，M≥Y≥1，X、Y中至少有一个大于1，X与Y的绝对值之差小于2；将各部分的数据块和校验块互相间隔排列组成一个帧。2.根据权利要求1所述的数据成帧方法，其特征在于，在所述对N个数据块进行编码得到M个校验块的步骤中，包括以下子步骤对所述数据块中的信息数据和数据同步头进行前向纠错编码，生成所述M个校验块中的校验信息；或者，对所述数据块中的信息数据和数据同步头中的重要比特进行前向纠错编码，生成所述M个校验块中的校验信息；所述重要比特为用于指示同一数据块中信息数据的类型的比特。3.根据权利要求2所述的数据成帧方法，其特征在于，在所述进行前向纠错编码的步骤之前，包括以下子步骤对待校验的原始信息数据进行线路编码，生成所述数据块。4.根据权利要求3所述的数据成帧方法，其特征在于，在进行所述线路编码的步骤之前，还包括以下步骤对所述原始信息数据进行加扰；在所述对待校验的原始信息数据进行线路编码的步骤中，对加扰后的原始信息数据进行线路编码；或者，所述线路编码的步骤与所述前向纠错编码的步骤之间，还包括以下步骤对经线路编码后生成的所述数据块中的信息数据进行加扰。5.根据权利要求3或4所述的数据成帧方法，其特征在于，所述M》5;在所述进行线路编码的步骤中，对待校验的信息数据进行k/(k+2)线路编码，k为正整数。6.根据权利要求5所述的数据成帧方法，其特征在于，所述M-5，所述丫=2，所述X二2;在将所述5个校验块分为2个部分的步骤中，将前1个校验块作为第一部分，将后4个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为(ll,00，00，11,00}、{11,00,11，00，00}、{00，11,11,00，11}、或{00,11,00,11，11};或者，在将所述5个校验块分为2个部分的步骤中，将前2个校验块作为第一部分，将后3个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,11，11,11,00}、{11,00，00,00，11}、{00，00，11,00,11}、或{11，11,00，11，00};或者，在将所述5个校验块分为2个部分的步骤中，将前3个校验块作为第一部分，将后2个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，11，11，11,00}、{11，00，00，00，11}、{11,00，11,00，00}、或{00，11，00,11,11};或者，在将所述5个校验块分为2个部分的步骤中，将前4个校验块作为第一部分，将后1个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为(ll,11,00,11，00}、{11，00,11,11，00}、{00,11，00，00,11}、或{00，00，11，00,11}。7.根据权利要求5所述的数据成帧方法，其特征在于，所述M-6，所述丫=2,所述X-2;在将所述6个校验块分为2个部分的步骤中，将前1个校验块作为第一部分，将后5个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为(OO，11,11,00，11，00}、{00，11,00，11,11,00}、{11，00，11,11，00，00}、或(ll,11，00,11，00，00};或者，在将所述6个校验块分为2个部分的步骤中，将前2个校验块作为第一部分，将后4个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00,11，11，00，11}、{00，11,00，11，11，00}、{11,00，11,00,00，11}、或{11,11，00，11,00,00};或者，在将所述6个校验块分为2个部分的步骤中，将前3个校验块作为第一部分，将后3个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11,11，00,11}、{00，11,00,11，11,00}、{11，00,11,00，00，11}、或{11,11，00，00,11,00};或者，在将所述6个校验块分为2个部分的步骤中，将前4个校验块作为第一部分，将后2个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00,11,00，11，11}、{00，11,11，00，11,00}、{11，00，11，11,00，00}、或{11，11，00，11,00，00};或者，在将所述6个校验块分为2个部分的步骤中，将前5个校验块作为第一部分，将后1个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，00,11,11，00,11}、{00,11，11,00,11，00}、{11，00,11，11,00，00}、或{11，11,00,11,00，00}。8.根据权利要求5所述的数据成帧方法，其特征在于，所述M-7，所述丫=2，所述X-2;在将所述7个校验块分为2个部分的步骤中，将前1个校验块作为第一部分，将后6个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，00,11,11，00,11，00}、{00，11,00,11，11，00,00}、{11,00，11，00，00，11，11}、或{11,11，00，00，11,00，ii};或者，在将所述7个校验块分为2个部分的步骤中，将前2个校验块作为第一部分，将后5个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11，11，00,11，00}、{00，11，00，11，11，00,00}、{11,00，11，00,00,11,11}、或{11,11，00,00,11，00，11};或者，在将所述7个校验块分为2个部分的步骤中，将前3个校验块作为第一部分，将后4个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11，11，00，11，00}、{00，11,00，11,11,00，00}、{11，00，11，00，00,11，11}、或(ll,11，00,00,11,00，11};或者，在将所述7个校验块分为2个部分的步骤中，将前4个校验块作为第一部分，将后3个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11，11，00，11，00}、{00，11，00,11,11，00,00}、{11，00,11，00，00，11，11}、或(ll,11，00,00,11，00，11};或者，在将所述7个校验块分为2个部分的步骤中，将前5个校验块作为第一部分，将后2个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11，11,00，11，00}、{00,11,00,11，11，00，00}、{11，00,11,00，00,11,11}、或{11，11，00，00，11,00,11};或者，在将所述7个校验块分为2个部分的步骤中，将前6个校验块作为第一部分，将后1个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11,11,00，11，00}、{00,11,00,11，11,00，00}、{11，00，11，00,00,11，11}、或{11,11，00,00，11,00，11}。9.根据权利要求5所述的数据成帧方法，其特征在于，所述]/1=8，所述Y-2，所述X-2;在将所述8个校验块分为2个部分的步骤中，将前1个校验块作为第一部分，将后7个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，11，00，11，00,00，11,11}、{00,11,11,00,00，11，00,11}、{11，00，00，11，11,00，11,00}、或{11，00，11，00,11，11，00，00};或者，在将所述8个校验块分为2个部分的步骤中，将前2个校验块作为第一部分，将后6个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,11，00,11,00，00,11，11}、{00,11,11，00，11,11，00,00}、{11,00,00,11,11,00，11,00}、或(ll,00,00，11，00，00，11，11};或者，在将所述8个校验块分为2个部分的步骤中，将前3个校验块作为第一部分，将后5个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为(OO，11，00，11,00，00，11,11}、{00,11，00，11，00,11，11，00}、{11，00，11,00,00,11,11，00}、或(ll,00，11，00，11,11，00,00};或者，在将所述8个校验块分为2个部分的步骤中，将前4个校验块作为第一部分，将后4个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，00,11，11,11,00,11,00}、{00，11,00，11，11，11,00，00}、{11，00，11,00，00，00，11,11}、或{11,11,00，00,00,11，00，11};或者，在将所述8个校验块分为2个部分的步骤中，将前5个校验块作为第一部分，将后3个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11,11，00,11,00,11}、{00,11,00，11,11，11，00,00}、{11，00，11,00，00,00，11,11}、或{11，11，00,00,11，00,11，00};或者，在将所述8个校验块分为2个部分的步骤中，将前6个校验块作为第一部分，将后2个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，00，11,11,00,11，11,00}、{00,11，00,00，11,11，11,00}、{11,00，11，11，00,00,00，11}、或{11,11，00，00，11,00,00,11};或者，在将所述8个校验块分为2个部分的步骤中，将前7个校验块作为第一部分，将后1个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，00，11，11,00，11,00，11}、{00,11，00,11,11,00，00，11}、{11,00，11,00，00,11，11,00}、或{11，11，00,00，11，00，11，00}。10.根据权利要求5所述的数据成帧方法，其特征在于，所述M-9，所述Y-2，所述X二2;在将所述9个校验块分为2个部分的步骤中，将前1个校验块作为第一部分，将后8个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11，00，00，11，11,11，00}、{00，00,11,11，11，00,00，11，00}、{11，11，00，11，00，11，11，00,00}、或{11,1100001111001100};或者，在将所述9个校验块分为2个部分的步骤中，将前2个校验块作为第一部分，将后7个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，11,11，00，11,00，00，11，11}、{00，11,11，11,00，00，11,00，11}、{11，00,00，00,11,11,00,11,00}、或{11,00，00，11,00，11,11，00,00};或者，在将所述9个校验块分为2个部分的步骤中，将前3个校验块作为第一部分，将后6个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11,00，11，11,00,11，00}、{00，11,00，11，00，00,11，11，00}、{11,00,11,11,00，00，11，11，00}、或{11，00，00,00，11,00,11,11,00};或者，在将所述9个校验块分为2个部分的步骤中，将前4个校验块作为第一部分，将后5个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，11,00，11，00，11，11,00,00}、{00,11,00，11,11，11,00,00，11}、{11，00,11，00,00,00，11，11,00}、或{11,00，11，00,11,00,00,11,11};或者，在将所述9个校验块分为2个部分的步骤中，将前5个校验块作为第一部分，将后4个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00，00,11，11，00，11，00,11,00}、{00,11,11，00，00，00，11,00，11}、{11，00,00,11,11,11,00，11，00}、或(ll,11,00，00,11,00，11，00，11};或者，在将所述9个校验块分为2个部分的步骤中，将前6个校验块作为第一部分，将后3个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,11，00，11,11，00,11，00,00}、{00，11，11，00,00，11，00,11，00}、{11，00，00，11,00,11，11，11,00}、或{11，11，00，00，11，00,II，00,11};或者，在将所述9个校验块分为2个部分的步骤中，将前7个校验块作为第一部分，将后2个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校验块的校验同步头依次为{00,00，11,11,00，11,00,00，11}、{00,11,00,11，11,00，00，00，11}、{11，00,11，00,00,11，11,11，00}、或(ll,11,00,00,11，00,11，11，00};或者，在将所述9个校验块分为2个部分的步骤中，将前8个校验块作为第一部分，将后1个校验块作为第二部分排列在该第一部分校验块之后，该第一部分校验块和第二部分校验块之间间隔所述数据块，从前往后的各校马全块的校'睑同步头依次为{00,11，00，00,11，11，11,00，00}、{00，11,11,11，00，00，11，00，00}、{11,00，00,11，11，00，11，00,00}、或{11,11，00,00，11，00，11，00，00}。11.一种数据成帧设备，其特征在于，包括编码单元，用于对N个数据块进行编码得到M个校验块，其中每个所述数据块中包含数据同步头，每个所述校验块中包含校验同步头，所述数据同步头和所述校验同步头不相同；划分单元，用于将所述N个数据块分为X个部分，将所述M个校验块分为Y个部分，N>X>1,M>Y>1，X、Y中至少有一个大于l，X与Y的绝对值之差小于2;排列单元，用于将所述划分单元划分的各部分的数据块和校验块互相间隔排列组成一个帧。12.根据权利要求12所述的数据成帧设备，其特征在于，所述编码单元进一步包括前向纠错编码子单元，用于对所述数据块中的信息数据和数据同步头进行前向纠错编码，生成所述M个校验块中的校验信息；或者，所述前向纠错编码子单元用于对所述数据块中的信息数据和数据同步头中的重要比特进行前向纠错编码，生成所述M个校验块中的校验信息；所述重要比特为用于指示同一数据块中信息数据的类型的比特；所述前向纠错编码单元与所述划分单元通信。13.根据权利要求12所述的数据成帧设备，其特征在于，还包括线路编码单元，用于对待校验的原始信息数据进行线路编码，生成所述数据块，将生成的所述数据块输出到所述前向纠错编码单元。14.根据权利要求13所述的数据成帧设备，其特征在于，还包括加扰单元，用于对所述原始信息数据进行加扰，并将加扰后的原始信息数据输出到所述线路编码单元；或者，所述加扰单元用于对所述线路编码单元输出的数据块中的信息数据进行加扰，将加扰结果输出到所述前向纠错编码单元。15.根据权利要求13或14所述的数据成帧设备，其特征在于，所述M>5，所述线路编码单元对待校验的信息数据进行k/(k+2)线路编码，k为正整数。全文摘要本发明涉及通信领域，公开了一种数据成帧方法及其设备，使得错误同步的概率得以降低。本发明中，对N个数据块进行编码得到M个校验块，其中每个数据块中包含数据同步头，每个校验块中包含校验同步头，数据同步头和校验同步头不相同，将N个数据块分为X个部分，将M个校验块分为Y个部分，N≥X≥1，M≥Y≥1，X、Y中至少有一个大于1，X与Y的绝对值之差小于2。然后，将各部分的数据块和校验块互相间隔排列组成一个帧。文档编号H04L7/04GK101345745SQ20071012957公开日2009年1月14日申请日期2007年7月9日优先权日2007年7月9日发明者封东宁,弗兰克·埃芬博格,梁伟光,耿东玉申请人:华为技术有限公司