专利名称：差动传输器及其数据截取自动调整方法
技术领域：
本发明涉及一种数据传输器(transmitter),且特别涉及一种差动传输器及其的数据截取自动调整方法。
背景技术：
差动传输器可以将输入数据转换为差动信号，并将差动信号传送给下一级(接收器)。以低压差动信号(low voltage differential signal,以下简称LVDS)为例，目前所有LVDS传输器在输入数据的截取(data strobe)有两种方式， 一种是在时钟(clock)信号CLK的上升沿对输入数据信号Din作截取(如图1A所示)，另一种是在时钟信号CLK的下降沿对输入数据信号Din作截取(如图IB所示)。
传统LVDS传输器有一根输入模式控制端RFB,可用来决定输入数据信号Din的截取是在时钟信号CLK的上升沿(图1A)或下降沿(图1B)。使用者(系统设计者)必须通过LVDS传输器的一根输入模式控制端RFB，对LVDS传输器设定正确的输入数据截取方式。
图2是说明传统LVDS传输器200的电路方块图。通过外部电路对传输器200的输入模式控制端RFB做拉上(pull-up)或拉下(pull-down)的设定，使用者(系统设计者)可以正确地设定传输器200的输入数据截取方式。传统LVDS传输器200内具有多工器210。依据输入模式控制端RFB的控制，多工器210决定将时钟信号CLK与数据信号Din切换至升沿截取(risingedge strobe)单元220,或是将时钟信号与数据信号切换至降沿截取(fallingedge strobe)单元230。如果多工器210将时钟信号CLK与数据信号Din切换至升沿截取单元220，则升沿截取单元220在时钟信号CLK的上升沿截取数据信号Din，并依据截取结果转换为第一差动输出信号。如果多工器210将时钟信号CLK与数据信号Din切换至降沿截取单元230,则降沿截取单元230在时钟信号CLK的下降沿截取数据信号Din，并依据截取结果转换为第二差动输出信号。当使用者(系统设计者)通过外部电路对传输器200的输入模式控制端RFB做拉上(pull-up)时，多工器210将时钟信号CLK与数据信号Din切换至升沿截取单元220，使得输入数据信号Din的截取是在时钟信号CLK的上升沿。当输入模式控制端RFB做拉下(pull-down)时，多工器210将时钟信号CLK与数据信号Din切换至降沿截取单元230,使得输入数据信号Din的截取是在时钟信号CLK的下降沿。
由前述可知，使用者(系统设计者)必须事先知道输入数据信号Din是属于图1A所示的类型或图IB所示的类型，再决定对输入输入模式控制端RFB做拉上(pull-up)或拉下(pull-down)。然而，经常有使用者(系统设计者)因设定不当而发生数据截取错误的情形。
发明内容
本发明提供一种差动传输器，可以自动调整输入数据截取方式。
本发明提供一种数据截取自动调整方法，使差动传输器可以自动调整其输入数据的截f^方式。
本发明提出一种差动传输器，包括相位检测单元、切换单元、升沿截取单元以及降沿截取单元。相位检测单元检测时钟信号与数据信号的相位关系，并输出检测结果。切换单元耦接至相位检测单元，用以依据检测结果，决定将时钟信号与数据信号切换至切换单元的第一输出端组，或是将时钟信号与数据信号切换至切换单元的第二输出端组。升沿截取单元耦接至切换单元的第一输出端组，用以在时钟信号的上升沿截取数据信号，并依据截取结果转换为第一差动输出信号。降沿截取单元耦接至切换单元的第二输出端组，用以在时钟信号的下降沿截取数据信号，并依据截取结果转换为第二差动输出信号。
在本发明的一实施例中，上述的相位检测单元包括多相截耳又单元以及选择单元。多相截取单元将时钟信号与数据信号其中一个延迟而产生多个
相位信号，以及依据时钟信号与数据信号其中另 一 个与前述相位信号的相位关系而产生多个截取数据。选择单元耦接至多相截取单元，用以依据前述截取数据的逻辑状态而输出检测结果。
在本发明的一实施例中，上述的多相截取单元包括延迟锁定回路以及边沿检测器。延迟锁定回路接收时钟信号，并将时钟信号延迟为前述相位信号。边沿检测器耦接至延迟锁定回路，用以依据前述相位信号的上升沿时序而锁存数据信号，以产生前述截取数据。
本发明提出一种差动传输器的数据截取自动调整方法，包括在时钟
信号的一个周期中定义多个检测时序；在该周期中定义第 一期间与第二期间；分别于所述检测时序截取数据信号，而获得多个截取数据；通过检查所述截取数据，判断数据信号的转态发生在第一期间或第二期间，以获得检测结果；以及依据检测结果，决定在时钟信号的上升沿截取数据信号，或是在时钟信号的下降沿截取数据信号。
本发明因检测时钟信号与数据信号的相位关系，而实现输入数据截取的自动调整方法。由于不需外部电路设定输入数据的截取方式，避免因外部电路的设定不当而发生数据截取错误的情形。
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
图1A绘示为数据信号在时钟信号的下降沿送出，而差动传输器截取数
据的最佳位置是在时钟信号的上升沿。
图1B绘示为数据信号在时钟信号的上升沿送出，而差动传输器截取数
据的最佳位置是在时钟信号的下降沿。
图2是说明传统LVDS传输器的电路方块图。图3是依照本发明实施例说明一种差动传输器的电路方块图。图4是依照本发明说明图3中相位检测单元与切换单元的实施例。图5是依照本发明实施例说明图4中相位信号与截取数据的时序关系。主要元件符号说明
200:传输器
210:多工器
220、330:升沿截取单元
230、340:降沿截取单元
300:差动传输器
310:相位4全测单元
320:切换单元321:第一输出端组322:第二输出端组323、 324、 325、 326:开关410:多相截取单元411:延迟锁定回路412:边沿检测器420:选择单元CLK:时钟信号CLK0 CLK6:相位信号D0 D6:截取数据Din: 数据信号M:检测结果
MB: 4企测结果M的反相信号
Pl:第一期间
P2:第二期间
RFB:输入模式控制端
T0 T6:检测时序
具体实施例方式
图3是依照本发明实施例说明一种差动传输器300的电路方块图。差动传输器300包括相位4全测单元310、切换单元320、升沿截取单元330以及降沿截取单元340。相位检测单元310检测时钟信号CLK与数据信号Din的相位关系，并输出检测结果M。切换单元320耦接至相位检测单元310。依据相位4企测单元310所输出的^r测结果M，切换单元320决定将时钟信号CLK与数据信号Din切换至第一输出端组321，或是将时钟信号CLK与数据信号Din切换至第二输出端组322。
升沿截取单元330耦接至切换单元320的第一输出端组321。升沿截取单元330在时钟信号CLK的上升沿截取数据信号Din,并依据截取结果转换为第一差动输出信号。降沿截取单元340耦接至切换单元320的第二输出端组322。降沿截取单元340在时钟信号CLK的下降沿截取数据信号Din，并依据截取结果转换为第二差动输出信号。升沿截取单元330与降沿截取单元340可以任何方式实现。在本实施例中，升沿截取单元330与降沿截取单元340的实现方式可以参照图2的升沿截取单元220与降沿截取单元230，故不再赘述。因此，第一差动输出信号与第二差动输出信号可以是低压差动信号。
如果切换单元320将时钟信号CLK与数据信号Din切换至升沿截取单元330,则升沿截取单元330在时钟信号CLK的上升沿截取数据信号Din,并依据截取结果转换为第一差动输出信号。如果切换单元320将时钟信号CLK与数据信号Din切换至降沿截取单元340，则降沿截取单元340在时钟信号CLK的下降沿截取数据信号Din,并依据截取结果转换为第二差动输出信号。
相位冲企测单元310可以在时钟信号CLK的一个周期中定义多个检测时序(detecting timing) TO、 Tl、 T2、 ...、 Tn，且在该周期中定义第一期间PI与第二期间P2。相位检测单元310分别于检测时序T0 Tn截取数据信号Din,而产生多个截取数据。相位检测单元310通过检查截取数据而判断数据信号Din的转态发生在第一期间PI或第二期间P2,以作为检测结果M并传送给切换单元320。
相位检测单元310与切换单元320可以任何方式实现。例如，图4是依照本发明说明图3中相位检测单元310与切换单元320的实施例。其中切换单元320包括开关323、 324、 325与326。开关323与324均受控于检测结果M,而开关325与326则受控于检测结果M的反相信号MB。因此，当开关323与324截止时，开关325与326可以将时钟信号CLK与数据信号Din传送给降沿截耳又单元340。反之，当开关325与326截止时，开关323与324可以将时钟信号CLK与数据信号Din传送给升沿截取单元330。
请继续参照图4,相位^r测单元310包括多相截取单元410以及选4奪单元420。多相截耳又单元410将时钟信号CLK与数据信号Din其中 一个延迟而产生多个相位信号，以及依据时钟信号CLK与数据信号Din其中另 一个与前述相位信号的相位关系而产生多个截取数据。在此假设多相截取单元410输出7个截取数据，并注记为DO、 Dl、 ...、 D6。
在本实施例中，多相截取单元410包括延迟锁定回路(delay locked loop,DLL) 411以及边沿检测器412。延迟锁定回路411接收时钟信号CLK,并将时钟信号CLK延迟为前述相位信号。在此假设延迟锁定回路4U输出7个相位信号，并注记为CLK0、 CLK1.....CLK6。边沿4全测器412耦接至
延迟锁定回路411,用以依据相位信号CLK0 CLK6的上升沿时序而锁存数据信号Din,以产生截取数据D0 D6。所属领域具有通常知识者可以任何方式实现边沿检测器412。例如，在本实施例中边沿检测器412可能包含7个数据锁存器。相位信号CLKO ~ CLK6以一对一方式各自触发这7个数据锁存器，使其锁存数据信号Din。因此，这7个数据锁存器便可以提供截取数据D0 D6。选择单元420耦接至多相截取单元410。选择单元420依据截取数据DO D6的逻辑状态而输出检测结果M给切换单元320。
图5是依照本发明实施例说明图4中相位信号CLKO ~ CLK6与截取数据DO ~ D6的时序关系。请参照图4与图5,本实施例利用延迟锁定回路411,将输入时钟信号CLK做等比例的延迟输出，而获得7个相位信号CLKO CLK6 (如图5所示)，其中相位信号CLKO即为时钟信号CLK。本实施例是通过相位信号CLKO ~ CLK6的上升沿来定义检测时序TO T6。边沿检测器412依据相位信号CLKO ~ CLK6的上升沿0企测时序TO ~ T6)分别对输入数据信号Din做锁存(latch)。如图5所举例，因此边沿检测器412在检测时序T0 T6锁存到的截取数据值D0 D6分别为0、 0、 0、 0、 1、 1、 1。
当Dn不等于Dn-l时，数据信号Din必定有一个边沿(edge)发生，也就是发生转态。由图5可以很明显看出，数据信号Din在检测时序T3与T4之间发生转态。因此，选择单元420可由边沿检测器412输出的截取数据D0 D6的值来当作判断数据信号Din发生转态的依据。当数据信号Din转态的发生介于第一期间Pl (相当于检测时序T2 T5)时，可判断输入数据信号Din属于图1A所示的类型，即数据信号Din在时钟信号CLK的下降沿送出。因此，选择单元420通过检测结果M控制切换单元320，使切换单元320选择将时钟信号CLK与数据信号Din传送给升沿截取单元330。反之，当数据信号Din转态的发生介于第二期间P2 (相当于检测时序TO T2,以及T5至下一个周期的检测时序TO)时，可判断输入数据信号Din属于图1B所示的类型，即数据信号Din在时钟信号CLK的上升沿送出。因此，选择单元420通过检测结果M控制切换单元320,使切换单元320选择将时钟信号CLK与数据信号Din传送给降沿截取单元340。如此就可以自动且正确地对输入数据信号Din做截取，而不会因外部电路设定不当，造成数据信号Din截取错误的情形发生。在此请注意，本发明可以应用任何可能的方法，来取得时钟信号CLK与数据信号Din彼此之间的相位关系，而不以前述的实施例为限。
举例来说，虽然在前述的实施例中，本发明将时钟信号CLK延迟而成
为相位信号CLKO、 CLK1.....CLK6,并在其后利用这些相位信号作为锁
存数据信号Din的依据；然而，这样的运作并非为本发明的限制。
在本发明的另一实施例中，本发明还可以将数据信号Din进行延迟，而产生多个相位信号，并且利用这些相位信号来拴锁时钟信号CLK，以求得多个截取数据，公开至此，本领域技术人员应可轻易地参考前述的公开，以通过这些提取数据获得数据信号Din与时钟信号CLK彼此的相位关系，故其详细操作与相关装置便不另赘述。然而，这样的相对应变化，亦属本发明的范畴。
从其他角度来看上述实施例，可以归纳为 一种差动传输器的数据截取自动调整方法。此数据截取自动调整方法包括下述步骤。首先，在时钟信号CLK的一个周期中定义多个检测时序TO ~ Tn,以及在该周期中定义第一期间PI与第二期间P2。上述n值可以是任意整数(在此譬如为6,也就是定义7个检测时序TO ~ T6)。接下来分别于检测时序TO ~ Tn截取数据信号Din,而获得多个截取数据DO Dn。通过检查截取数据DO ~ Dn,判断数据信号Din的转态发生在第一期间PI或第二期间P2，以获得检测结果M。最后依据检测结果M,决定在时钟信号CLK的上升沿截取数据信号Din,或是在时钟信号CLK的下降沿截取该数据信号Din。例如，当数据信号Din转态的发生于第一期间PI时，可选择将时钟信号CLK与数据信号Din传送给升沿截取单元330,以便在时钟信号CLK的上升沿截取数据信号Din。反之，当数据信号Din转态的发生于第二期间P2时，可选择将时钟信号CLK与数据信号Din传送给降沿截取单元340，以便在时钟信号CLK的下降沿截取数据信号Din。
综上所述，上述实施例因检测时钟信号CLK与数据信号Din的相位关系，而实现输入数据截取的自动调整方法。由于不需外部电路设定输入数据的截取方式，避免因外部电路的设定不当而发生数据截取错误的情形。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。
权利要求
1.一种差动传输器，包括一相位检测单元，用以检测一时钟信号与一数据信号的相位关系，并输出一检测结果；一切换单元，耦接至该相位检测单元，用以依据该检测结果，决定将该时钟信号与该数据信号切换至该切换单元的第一输出端组，或是将该时钟信号与该数据信号切换至该切换单元的第二输出端组；一升沿截取单元，耦接至该切换单元的第一输出端组，用以在该时钟信号的上升沿截取该数据信号，并依据截取结果转换为第一差动输出信号；以及一降沿截取单元，耦接至该切换单元的第二输出端组，用以在该时钟信号的下降沿截取该数据信号，并依据截取结果转换为第二差动输出信号。
2. 如权利要求1所述的差动传输器，其中该相位检测单元包括一多相截取单元，用以将该时钟信号与该数据信号其中 一个延迟而产 生多个相位信号，以及依据该时钟信号与该数据信号其中另一个与这些相 位信号的相位关系而产生多个截取数据；以及一选择单元，耦接至该多相截取单元，用以依据这些截取数据的逻辑 状态而输出该检测结果。
3. 如权利要求2所述的差动传输器，其中该多相截取单元包括 一延迟锁定回路，用以接收该时钟信号，并将该时钟信号延迟为这些相位信号；以及一边沿检测器，耦接至该延迟锁定回路，用以依据这些相位信号的上 升沿时序而锁存该数据信号，以产生这些截取数据。
4. 如权利要求2所述的差动传输器，其中该多相截取单元包括 一延迟锁定回路，用以接收该数据信号，并将该数据信号延迟为这些相估^言号；以及一边沿检测器，耦接至该延迟锁定回路，用以依据这些相位信号的上 升沿时序而锁存该时钟信号，以产生这些截取数据。
5. 如权利要求1所述的差动传输器，其中该相位检测单元在该时钟信号 的一个周期中定义多个检测时序，且在该周期中定义一第 一期间与 一第二期间；该相位检测单元分别在这些检测时序截取该数据信号，而产生多个截取数据；该相位检测单元通过检查这些截取数据而判断该数据信号的转 态发生在该第一期间或该第二期间，以作为该;险测结果。
6. 如权利要求1所述的差动传输器，其中该第一差动输出信号与第二差 动输出信号为低压差动信号。
7. —种差动传输器的数据截取自动调整方法，包括 在一时钟信号的一个周期中定义多个检测时序； 在该周期中定义一第 一期间与 一第二期间； 分别在这些检测时序截取一数据信号，而获得多个截取数据； 通过检查这些截取数据，判断该数据信号的转态发生在该第 一期间或该第二期间，以获得一检测结果；以及依据该检测结果，决定在该时钟信号的上升沿截取该数据信号，或是 在该时钟信号的下降沿截^^该lt据信号。
8. —种差动传输器的数据截取自动调整方法，包括 检测一时钟信号与一数据信号的相位关系，并输出一检测结果；以及 依据该检测结果，决定将该时钟信号与该数据信号切换至一升沿截取单元，或是将该时钟信号与该数据信号切换至一降沿截取单元；其中该升沿截取单元用以在该时钟信号的上升沿截取该数据信号，并 依据截取结果转换为第一差动输出信号；以及该降沿截取单元用以在该时 钟信号的下降沿截取该数据信号，并依据截取结果转换为第二差动输出信
9. 如权利要求8所述的差动传输器的数据截取自动调整方法，其中检测 该时钟信号与该数据信号相位关系的步骤包括将该时钟信号与该数据信号其中 一个延迟而产生多个相位信号； 依据该时钟信号与该数据信号其中另一个与这些相位信号的相位关系 而产生多个截取数据；以及依据这些截取数据的逻辑状态而输出该检测结果。
10. 如权利要求9所述的差动传输器的数据截取自动调整方法，其中产 生这些相位信号的步骤，是将该时钟信号延迟为这些相位信号；以及其中 产生这些截取数据的步骤，是依据这些相位信号的上升沿时序而锁存该数 据信号，而产生这些截取数据。
11. 如权利要求9所述的差动传输器的数据截取自动调整方法，其中产生这些相位信号的步骤，是将该数据信号延迟为这些相位信号；以及其中产生这些截取数据的步骤，是依据这些相位信号的上升沿时序而锁存该时 钟信号，以产生这些截取数据。
12. 如权利要求8所述的差动传输器的数据截取自动调整方法，其中输 出该检测结果的步骤包括在该时钟信号的 一个周期中定义多个检测时序； 在该周期中定义一第 一期间与 一第二期间；分别在这些检测时序截取该数据信号，而产生多个截取数据；以及 通过检查这些截取数据而判断该数据信号的转态发生在该第 一期间或 该第二期间，以作为该检测结果。
13. 如权利要求8所述的差动传输器的数据截取自动调整方法，其中该第 一差动输出信号与第二差动输出信号为低压差动信号。
全文摘要
一种差动传输器及其数据截取自动调整方法。此差动传输器包括相位检测单元、切换单元、升沿截取单元以及降沿截取单元。相位检测单元检测时钟信号与数据信号的相位关系，并输出检测结果。升沿截取单元在时钟信号的上升沿截取数据信号，并依据截取结果转换为第一差动输出信号。降沿截取单元在时钟信号的下降沿截取数据信号，并依据截取结果转换为第二差动输出信号。切换单元依据检测结果，决定将时钟信号与数据信号切换至升沿截取单元，或是将时钟信号与数据信号切换至降沿截取单元。
文档编号H04L25/02GK101599926SQ200810110370
公开日2009年12月9日 申请日期2008年6月4日 优先权日2008年6月4日
发明者李安旭 申请人:联咏科技股份有限公司