专利名称：一种终端设备基带处理系统中的匹配滤波电路装置及方法
技术领域：
本发明涉及移动通信终端设备基带处理系统的联合检测算法电路领 域，尤其涉及的是一种终端设备基带处理系统中的匹配滤波电路装置及方 法的改进。
背景技术：
在移动通信终端设备的基带处理系统中，传统检测技术是针对单一用 户进行信号检测而把其他用户作为噪声加以处理的，但在用户数量增多时， 极易导致信噪比恶化，使得系统性能和容量都不尽如人意。而联合检测技 术是在传统检测技术的基础上，充分利用了造成多址干扰的所有用户信号 以及相关多径的先验信息，把用户信号的分离当作一个统一的相互关联的 联合检测过程来完成，从而具有优良的抗干扰性能，也降低了系统对功率 控制精度的要求，因此，可以更加有效地利用上下行链路的频谱资源，显 著地提高了系统的性能和容量。
在TD-SCDMA终端设备的移动通信基带处理系统中，普遍采用了联合 检测的基带处理算法，在该联合检测中往往都包含有一个重要的算法电路 即匹配滤波电5各。
如图1所示，首先，串行千扰消除模块利用一个时隙内的Midamble 码采样数据进行多轮多小区串行干扰消除，得到一个较为准确的初始信道 估计结果；同时，复合扩频码产生模块对本地信道化码进行加扰、旋转、 共轭生成复合扩频码；再根据初始信道估计结果和复合扩频码，对所有候 选码道进行激活;险测，并最终确定哪些码道将作为激活码道被纳入到联合检测；其次，对初始信道估计结果进行后处理，得到准确的信道估计后处 理结果；在信道估计单处理结果和激活码道的复合扩频码之间，进行巻积 运算得到各个激活码道上的V向量；然后，利用V向量对一个时隙内的数 据域釆样数据进行匹配滤波，得到解扰、解扩、解旋转和最大比合并后的 符号级数据；匹配滤波电路将符号数据送给矩阵运算模块进行符号间和码 道间千扰消除；消除干扰后的符号数据将作为联合检测算法的最终输出结 果，发送给符号级处理子系统，完成物理信道到传输信道的反映射过程； 映射结果将通过软硬件接口通道，发送给软件进行后面的任务调度过程。
但基于TD-SCDMA的联合检测算法的算法复杂度非常高，对处理时间 的要求很苛刻，考虑到成本和功耗问题，在TD-SCDMA手机终端设备中， 不可能采用类似于基站侧的高性能软件平台，因此，TD-SCDMA手机终端 就需要设计大量的硬件加速器，其目的是，为了给终端软件平台预留出足 够的处理时间，但是势必增加复杂的成本，实用性不强。
不仅如此，TD-SCDMA手机终端还不得不面对所提出更高的硬件加速 器运算速度要求如TD-SCDMA的联合检测算法对于12.2kbps语音业务， 上行扩频因子为8，占用一个码道；下行扩频因子为16,占用两个码道。 以扩频因子SF为16的匹配滤波运算为例，手机终端的匹配滤波器在联合 检测中要得到解扰解扩后的1个符号，需要对31个码片数据进行匹配滤波， 在每个码道上要完成两个数据域共44个符号的匹配滤波过程；这个过程需 要反复16次才能把16个码道上的符号全部解出来，从而完成一个时隙全 码道的匹配滤波过程，总共需要^f故31 x44x 16=21824次匹配运算。
可见，具有高速度的匹配滤波实现电路对于提高TD-SCDMA基带处理 子系统的运行效率是多么的重要；然而，目前现有的匹配滤波器，往往都 是基于基站基带算法电路装置实现的，鉴于基站侧的成本压力远比手机终 端侧的成本压力要小的多，基站侧可选用高性能的软件处理器；且基站侧的硬件加速器对时间和功耗要求也远没有手机终端的硬件加速器严格；因 此，现有基站侧的匹配滤波器装置很难直接应用于终端设备中，通用性很差。
因此，现有技术尚有待于改进和发展。
发明内容
本发明要解决的问题是，提供一种终端设备基带处理系统中的匹配滤 波电路装置及方法，可缩短手机终端硬件加速器的处理时间，可提高移动 通信终端硬件系统的运行效率，且简单、实用和具有高通用性。
本发明的技术方案如下
一种终端设备基带处理系统中的匹配滤波电路装置，位于所述基带处 理系统的联合检测算法电路内，所述电路装置包括一控制单元，用于控制 解扰、解扩、解旋转和最大比合并数据的处理过程；其中，所述控制单元 的输出端口同时连接一 V向量緩存单元、 一移位积分选择单元和一相干积 分单元，用以完成匹配滤波操作的同时进行数据缓存。
所述的电路装置，其中，所述相干积分单元的前端还连接一相关器单 元，并通过所述相关器单元连接所述V向量緩存单元和所述移位积分选择 单元，用于并行数据的相关处理过程以及用于在相关结果之间进行求和运 算。
所述的电路装置，其中，所述相关器单元的输入端口同时连接所述V 向量緩存单元的输出端口和所述移位积分选择单元的输出端口 ，用于所述 电路装置在每一个工作时钟内完成多次匹配滤波处理。
所述的电路装置，其中，所述控制单元包括一控制信号发生逻辑和一 计数器，所述控制信号发生逻辑位于所述控制单元的输出端，所述计数器 连接所述控制信号发生逻辑，用于在匹配滤波开始指示信号的控制下进行计数，以将计数结果作为匹配滤波器的时间坐标发送给该控制信号发生逻 辑。
所述的电路装置，其中，所述控制信号发生逻辑位于所述计数器的后
端，用于分别产生并输出V向量緩存单元控制信号、移位緩存使能和选择
控制信号以及积分单元控制信号。
所述的电路装置，其中，所述v向量緩存单元包括多个双口串行緩存，
在所述V向量緩存单元控制信号的控制下，用于緩存和读取V向量元素。
所述的电路装置，其中，所述移位积分选择单元包括两组移位缓存寄存 器组和一组选择器组，所述选择器组位于两组移位緩存寄存器组之间，在 所述移位緩存使能和选择控制信号的控制下，用于采样输出被实时緩存到 所述移位积分选择单元内的天线数据。
所述的电路装置，其中，所述相关器单元包括多个相关器和一加法器组， 所述相关器的输出端口直接连接所述加法器组的输入端口 ，所述相关器用
于相乘所述V向量元素和所述天线数据，所述加法器组用于累加单个所述
相关器相乘的结果。
所述的电路装置，其中，所述相干积分单元包括一选择器、 一相干积分 累加器和一相干积分緩存，所述相干积分累加器的输入端口同时连接所述 选择器的输出端口和所述相关器单元的输出端口，所述相干积分累加器的
输出端口连接所述相干积分缓存的输入端口 ；在所述积分单元控制信号的 控制下，用于完成码道上所有符号数据的积分操作。
一种终端设备基带处理系统中的匹配滤波方法，由该匹配滤波电路装 置的一控制单元产生并输出相干积分控制信号，其中，所述方法包括以下 步骤
A、在每组解调数据第一个计算周期的工作时钟内所述相干积分控制信 号连续处于有效状态，而在每组解调数据第二个计算周期的工作时钟内所
8述相干积分控制信号连续处于无效状态；
B、 当所述相干积分控制信号有效时，由所述电路装置的一相干积分单 元直接将当前输入的相关求和结果进行累积操作，并将累积的结果作为当 前周期的计算结果緩存到所述电路装置的 一相关积分緩存中；
C、 当所述相干积分控制信号无效时，所述相干积分单元则将当前输入 的相关求和结果与緩存在所述相干积分緩存中第一个计算周期的计算结果 进行累积操作，解调出一组完整的符号级数据。
本发明所提供的一种终端设备基带处理系统中的匹配滤波电路装置及 方法，由于采用了完全流水的设计结构，能同时进行数据緩存和匹配滤波 过程，有效的利用了每一个处理时钟，大大压缩了终端硬件加速器的时间 消耗，为软件平台的稳定运行在时间上提供了保障，从而有效地提高了移 动通信终端硬件系统的运行效率；该高速匹配滤波电路通用性也很强，能 根据需要调整移位緩存选择单元内部的移位寄存器组的大小，以及调整相 关器单元内部的相关器个数，从而能兼容多种应用环境下的匹配滤波算法； 另外，该电路装置的控制逻辑简单，易于实现，具有^f艮强的实用性和利用 价值。 '
图1是现有技术TD-SCDMA数字基带处理子系统示意框图； 图2是本发明的匹配滤波电路装置的实现结构示意框图； 图3是本发明的控制单元的硬件实现结构示意框图；. 图4是本发明的V向量緩存单元的硬件实现结构示意框图； 图5是本发明的移位积分选择单元的硬件实现结构示意框图； 图6是本发明的相关器单元的硬件实现结构示意框图7是本发明的相干积分单元的硬件实现结构示意框图。
具体实施例方式
以下将结合所示附图，对本发明终端设备基带处理系统中匹配滤波电 路装置及方法的具体实施方式
和实施例加以详细说明。
本发明终端设备基带处理系统中的匹配滤波电路装置及方法，主要核 心点在于，完全流水的设计结构以及同时进行数据緩存和匹配滤波过程，
提高了移动通信终端硬件系统的运行效率；至于移动通信终端设备如 TD-SCDMA手机等的设计和制造技术为本领域技术人员所熟知，在此不再 赘述。
根据TD-SCDMA终端基带算法的处理特点，以n个工作时钟为一个处理 周期，其中n可为匹配滤波的码道数，采用完全流水的设计结构，在完成n 个码道匹配滤波操作的同时緩存下个处理周期的天线数据，实现数据緩存 过程与运算过程的完全匹配，有效利用每一个处理时钟所有的运算时间，
大大节省硬件加速器的时间;肖耗。
如图2所示，要在一个处理周期内完成n个码道上的n次匹配滤波运算， 该匹配滤波电路装置包括五个单元控制单元210、 V向量緩存单元220、移 位积分选择单元230、相关器单元240和相干积分单元250,所述控制单元210 同时连接V向量緩存单元220、移位积分选择单元230和相干积分单元250， 所述相关器单元240位于相干积分单元250的前端，所述相关器单元240同时 连接V向量緩存单元220和移位积分选择单元230,其中
1 )控制单元210的主要功能是，控制匹配滤波运算电路的操作，协调 整个匹配滤波过程的时序，控制单元210的输入端口连接外部的匹配滤波开 始指示信号和匹配滤波码道个数n，控制单元210输出端口的V向量緩存单元 控制信号连接到V向量緩存单元220,控制单元210输出端口的移位积分使能 和选择信号连接到移位积分选择单元230，控制单元210输出端口的积分单 元控制信号连接到相干积分单元250。2) V向量緩存单元220的主要功能是，如图4所示，按照并列和分区码 道的格式緩存前端激活码道^r测模块输出的V向量，然后在V向量緩存单元 控制信号的控制下，读取对应码道的V向量元素；V向量緩存单元220的输 入端口连接来自于激活码道检测模块输出的V向量元素信号和控制单元210 输出的V向量緩存单元控制信号；而V向量緩存单元220的输出端口将对应 码道的V向量元素发送给相关器单元240。
3) 移位积分选择单元230的主要功能是，根据移位积分使能和选择信 号，将外部模块输入的数据域采样数据，移位緩存到其内部的两组移位緩 存寄存器组中，如图5所示，同时，移位积分选择单元230内部的选择器组 从两组移位緩存寄存器组中选择一组寄存数据输出；移位积分选择单元230 的输入端口分别连接外部模块输出的数据域采样数据和控制单元210的移 位积分使能和选择信号，移位积分选择单元230的输出端口输出选中的数据 域采样信号连接到相关器单元240。
4) 相关器单元240的主要功能是，并行n个数据的相关处理过程，并在 n个相关结果之间进行求和运算，如图6所示，其输入端口分别连接移位积 分选择单元230输出选中的数据域采样数据和V向量緩存单元220输出的V 元素，输出端口将输出的相关求和结果连接到相干积分单元250。
5) 相干积分单元250的主要功能是，在积分单元控制信号的控制下， 完成符号内的lt据积分，如图7所示，其输入端口连接控制单元210输出的 积分单元控制信号和相关器单元240输出的n个相关结果之和，其输出端口 将输出完整的数据符号发送给匹配滤波单元后端的矩阵运算模块。
所述矩阵运算模块完成符号间干扰消除和码道间干扰消除后，通过符 号级处理子系统完成物理信道到传输信道的解映射过程，最终的解映射结 果将通过软硬件接口通道上报至数字信号处理器DSP(Digital Singnal Processor)做进一步的业务调度处理。
ii以上根据TD-SCDMA终端硬件加速器的性能要求，结合终端基带算法 的特点，提出了一种高速的匹配滤波实现电路，其工作原理能够在每一个 工作时钟内同时完成多次匹配滤波运算，有效地提高了 TD-SCDMA终端硬 件系统的运行效率，大大压缩了硬件加速器的时间消耗，为软件平台的稳 定运行在时间上提供了保障，另外该电路的控制逻辑也非常简单，易于实 现，有较大的实用〗介值。按照TD-SCDMA协议规定，在下行链路中只存在 两种扩频因子SF等于1和SF等于16，由于后者最为常用，仍然以扩频因子 SF为16的匹配滤波运算为例来描述匹配滤波电路装置的具体实施方式
，详 细说明各单元的工作原理
如图3所示，匹配滤波电路装置的控制单元210用于控制整个匹配滤波 运算过程，用于控制解扰、解扩、解旋转和最大比合并符号级匹配数据的 处理过程，它主要包括两个功能部分计数器301和控制信号发生逻辑302, 所述控制信号发生逻辑302位于所述控制单元210的输出端，所述计数器301 连接所述控制信号发生逻辑302，所述控制信号发生逻辑302位于所述计数 器301的后端。
计数器301的主要功能是，在匹配滤波开始指示信号的控制下进行计 数，其计数周期由当前匹配滤波的码道个数16来定义，计数器301的计数结 果作为匹配滤波器的时间坐标发送给控制信号发生逻辑302;
控制信号发生逻辑302的主要功能是，根据当前匹配滤波的码道个数 16,分别产生并输出V向量緩存单元控制信号、移位緩存^f吏能和选择控制信 号以及积分单元控制信号，其中
V向量緩存单元控制信号由V向量缓存单元读使能信号和读地址信号 组成；V向量緩存单元读使能信号可通过比较计数器的当前计数值和门限 1408得到，如果计数结果小于1408,读使能有效，否则为无效；V向量緩存 单元读地址信号则根据计数器最低的4比特计数值来定义；移位緩存使能和选择控制信号包括移位緩存寄存器组l使能信号
store—enl、移位緩存寄存器组2使能信号store—en2和选择控制信号sel一data三 个部分，如果以16作为计数器的一个计数周期，那么在第一个和第二个计 数周期内，两组移位寄存器组使能信号store一enl和store—en2同时有效；之后 在第三个计数周期内store一enl无效，而store—en2继续有效，sel一data为状态0; 在第四个计数周期store—enl有效，store—en2无效，sel—data为状态1;第五个 计数周期store—enl无效，store—en2有效，sel—data为状态O,以此类推；
积分控制信号也是计数器定义的，每当计数器计数结果模块上32小于 16，计数器的第5个比特状态为0时，便使能相干积分控制信号，否则，其 置^f立为无凌文状态。
此时的V向量緩存单元220的主要功能是接收前端激活码道检测模块的 生成的V向量，并在V向量緩存单元控制信号的控制下，别从其内部4块双 口串行緩存Buffer中读取V向量发送给相关器单元240，在緩存V向量元素时 可分别使能四块Buffer的A口写使能，将数据按照串行緩存到四块buffer中，
在图4所示中，BO,O、 BO，l.......、 B15,30、 B15，31，以此类推Bm，n表示第
m个码道上得到的第n个V向两元素，每个地址单元上緩存2个V向量元素， 在读取V向量元素时，需要根据匹配滤波控制单元210输出的V向量緩存单 元控制信号，利用四块缓存buffer的A口和B口同时读取V向量元素，其中， A口以16个时钟为周期顺次循环寻址SectionO空间，同时B口也以16个时钟为 周期顺次循环寻址sectionl空间，二者将读取的数据发送给相关器单元240。
此时的移位积分选择单元230的主要功能是，将读出的天线数据实时交 替緩存到两组移位緩存组中，然后根据选择控制信号将正确的16个采样数 据发送给相关器单元240,如图5所示，包括两组移位緩存寄存器组和一组 选择器组，所述选择器组位于两组移位缓存寄存器组之间，移位积分选择 输出单元根据store enl和store en2移位緩存采样数据，当store—enl有效时，天线数据Db一rddata向右移位緩存到第一组移位緩存寄存器组，当store—enl 无效时，停止移位緩存过程；同理，第二组移位緩存寄存器组在store一en2 的控制下緩存天线数据，选择器组根据选择控制信号sel一data从两组移位寄 存器组中将输出16个天线数据，当seLdata为状态0时，选择第一组k到k+15 个寄存器组中的内容输出，输出结果发送给相关器单元240;当sel—data为状 态1时，选择第二组k+16到k+31个寄存器组中的内容输出，输出结果发送给 相关器单元240。
此时的相关器单元240的功能是，并行完成16个数据的相关运算操作， 并把16个相关结果累积起来，如图6所示，它是由16个相关器组成，所述相 关器的输出端口直接连接加法器組的输入端口，每个相关器输入一个天线 数据和一个V向量元素，然后将二者相乘，乘积结果在所述加法器组中进行 求和累加，计算结果发送给相干积分单元250进行符号内的相干积分。
此时的相干积分单元250的主要功能是，在相干单元控制信号的控制下 将相关器单元240输出的求和结果与前一个周期属于同一个符号的求和结 果进行累加，累加结果緩存到内部的相干积分Buffer中，如图7所示，包括 一个选择器701、 一个相干积分累加器702和一块相干积分緩存703，所述相 干积分累加器702的输入端口同时连接所述选择器701的输出端口和所述相 关器单元240的输出端口 ，所述相干积分累加器702的输出端口连接所述相 干积分緩存703的输入端口 。
当相干积分单元250开始工作时，相干积分控制信号会在每组解调数据 第一个计算周期的16时钟内连续处于有效状态，这表示开始一组新符号的 匹配滤波过程，这时选择器701选择0输出给相干积分累积器702，在相干积 分累加器702中，直接将当前输入的相关求和结果与O进行累积操作，累积 结果作为当前周期的计算结果緩存到相关积分緩存703中；在每组解调数据 的第二个计算周期的16个时钟周期内，相干积分单元控制信号连续处于无
14效状态，这时相干积分累加器702会在当前输入的相关求和结果与緩存在相 干积分緩存703中第 一个计算周期得到的相关求和结果之间进行累积操作， 得到完整的符号级数据；然后再重新开始下一组符号数据的解调，不断重 复这个过程，直到在16个码道上把所有704个符号全部解调出来。
此时的TD-SCDMA手机终端数字基带处理系统启动匹配滤波电路后面 的矩阵运算模块，完成符号间和码道间干^i^消除；而消除干扰后的结果通 过符号级处理子系统，完成物理信道到传输信道的反映射过程；而最终的 映射结果通过软硬件接口通道上报DSP,由DSP进行任务调度。
以上具体实施方式
中匹配滤波的电路装置及方法根据实际应用可以采 用现有各种可能的方案，为本领域技术人员所熟知，在此也不再赘述。
本发明具体实施例中所提供的一种终端设备基带处理系统中的匹配滤 波电路装置及方法，由于采用了完全流水的设计结构，能同时进行数据緩 存和匹配滤波过程，有效的利用了每一个处理时钟，大大压缩了终端硬件 加速器的时间消耗，为软件平台的稳定运行在时间上提供了保障，从而有 效地提高了移动通信终端硬件系统的运行效率；该高速匹配滤波电路通用 性也很强，能根据需要调整移位緩存选择单元内部的移位寄存器组的大小， 以及调整相关器单元内部的相关器个数，从而能兼容多种应用环境下的匹 配滤波算法；另外，该电路装置的控制逻辑简单，易于实现，具有很强的 实用性和利用价值。
应当理解的是，对本领域普通技术人员来说，可以根据上述方案的说 明加以改进或变换，例如应用于通讯和电子的其他产品领域，而所有这些 改进和变换都本应属于本发明所附权利要求的保护范围。
权利要求
1、一种终端设备基带处理系统中的匹配滤波电路装置，位于所述基带处理系统的联合检测算法电路内，所述电路装置包括一控制单元，用于控制解扰、解扩、解旋转和最大比合并数据的处理过程；其特征在于，所述控制单元的输出端口同时连接一V向量缓存单元、一移位积分选择单元和一相干积分单元，用以完成匹配滤波操作的同时进行数据缓存。
2、 根据权利要求1所述的电路装置，其特征在于，所述相干积分单元 的前端还连接一相关器单元，并通过所述相关器单元连接所述V向量緩存 单元和所述移位积分选择单元，用于并行数据的相关处理过程以及用于在 相关结果之间进行求和运算。
3、 根据权利要求2所述的电路装置，其特征在于，所述相关器单元的 输入端口同时连接所述v向量缓存单元的输出端口和所述移位积分选择单 元的输出端口 ，用于所述电路装置在每一个工作时钟内完成多次匹配滤波 处理。
4、 根据权利要求3所述的电路装置，其特征在于，所述控制单元包括 一控制信号发生逻辑和一计数器，所述控制信号发生逻辑位于所述控制单 元的输出端，所述计数器连接所述控制信号发生逻辑，用于在匹配滤波开 始指示信号的控制下进行计数，以将计数结果作为匹配滤波器的时间坐标发送给该控制信号发生逻辑。
5、 根据权利要求4所述的电路装置，其特征在于，所述控制信号发生 逻辑位于所述计数器的后端，用于分别产生并输出V向量緩存单元控制信 号、移位緩存使能和选"^控制信号以及积分单元控制信号。
6、 根据权利要求5所述的电路装置，其特征在于，所述V向量緩存单 元包括多个双口串行緩存，在所述V向量緩存单元控制信号的控制下，用 于緩存和读取V向量元素。
7、 根据权利要求6所述的电路装置，其特征在于，所述移位积分选择 单元包括两组移位缓存寄存器组和一组选择器组，所述选择器组位于两组 移位緩存寄存器组之间，在所述移位緩存使能和选择控制信号的控制下， 用于采样输出被实时緩存到所述移位积分选择单元内的天线数据。
8、 根据权利要求7所述的电路装置，其特征在于，所述相关器单元包 括多个相关器和一加法器组，所述相关器的输出端口直接连接所述加法器 组的输入端口，所述相关器用于相乘所述V向量元素和所述天线数据，所 述加法器组用于累加单个所述相关器相乘的结果。
9、 根据权利要求8所述的电路装置，其特征在于，所述相干积分单元 包括一选择器、 一相干积分累加器和一相干积分缓存，所述相干积分累加 器的输入端口同时连接所述选择器的输出端口和所述相关器单元的输出端 口 ，所述相干积分累加器的输出端口连接所述相干积分缓存的输入端口 ； 在所述积分单元控制信号的控制下，用于完成码道上所有符号数据的积分 操作。
10、 一种终端i殳备基带处理系统中的匹配滤波方法，由该匹配滤波电 路装置的一控制单元产生并输出相干积分控制信号，其特征在于，所述方 法包括以下步骤A、在每组解调数据第一个计算周期的工作时钟内所述相干积分控制信 号连续处于有效状态，而在每组解调数据第二个计算周期的工作时钟内所 述相干积分控制信号连续处于无效状态；B、 当所述相干积分控制信号有效时，由所迷电路装置的一相干积分单 元直接将当前输入的相关求和结果进行累积操作，并将累积的结果作为当前周期的计算结果缓存到所述电路装置的一相关积分緩存中；C、 当所述相干积分控制信号无效时，所述相干积分单元则将当前输入 的相关求和结果与緩存在所述相干积分緩存中第一个计算周期的计算结果 进行累积操作，解调出一组完整的符号级数据。
全文摘要
本发明公开了一种终端设备基带处理系统中的匹配滤波电路装置及方法，该电路装置包括一控制单元，用于控制解扰、解扩、解旋转和最大比合并数据的处理过程；该控制单元的输出端口同时连接一V向量缓存单元、一移位积分选择单元和一相干积分单元，用以完成匹配滤波操作的同时进行数据缓存。由于采用了完全流水的设计结构，能同时进行数据缓存和匹配滤波过程，压缩了终端硬件加速器的时间消耗，有效地提高了移动通信终端硬件系统的运行效率；另外，能根据实际需要调整移位缓存选择单元内部的移位寄存器组的大小，以及调整相关器单元内部的相关器个数，从而能兼容多种应用环境下的匹配滤波算法；控制逻辑简单，易于实现，具有很强的通用性和实用性。
文档编号H04L25/03GK101651641SQ20081014249
公开日2010年2月17日 申请日期2008年8月13日 优先权日2008年8月13日
发明者古艳涛 申请人:中兴通讯股份有限公司