专利名称：图像处理装置与其存储器配置方法
技术领域：
本发明是有关于一种图像处理技术，特别有关于图像压縮技术中，各图
像宏块(Macroblcok)的像素数据存取技术。
背景技术：
图1为已知技术一图像宏块示意图；用以图解H.264的去方块滤波 (deblocking filter)技术，其中将一图像宏块(Macroblock，通常包括16x16像素 数据)分割成16个4x4像素矩阵；图中标号B所示区域即为一个4x4像素矩 阵。
在常见实施方式中，去方块滤波先以Vp V2、 V3与V4为基准，针对各
行(row)，于基准(Vi、 V2、 V3或V4)的左右两侧各取4个像素作水平方向的去 方块滤波；再以Hi、 H2、 H3与H4为基准，针对各列(column)，于基准(H!、 H2、 H3或H4)的上下两侧各取4个像素作垂直方向的去方块滤波。图2为图1 图像宏块的细部像素排列示意图。用以图解图像宏块去方块滤波的实施方式； 关于图像宏块100的第一行、以、为基准的水平方向去方块滤波，需对方块 102内的八个像素作运算；关于第一列、以Hi为基准的垂直方向去方块滤波， 需对方块104内的八个像素作运算。由于去方块滤波会修正像素数据，因此， 在一图像宏块中，水平方向去方块滤波必须遵循先左而右的顺序，且垂直方 向去方块滤波必须遵循先上而下的顺序；即左边的像素必须比右边的像素先 进行运算，且上方的像素必须比下方的像素先进行运算。
常见的一种去方块滤波方式为关于一图像宏块，先进行水平方向的去 方块滤波运算(基准V!、 V2、 V3或V4)，待水平方向完成后，再进行垂直方向的去方块滤波运算(基准H!、 H2、 H3或H。，以避免因运算进行方向的不同而 导致结果的不同。
传统技术通常将图像源所提供的图像宏块配置于一系统存储器(常见为动
态随机存取存储器，DRAM)中，方进行后续的图像处理动作。然而，上述去 方块滤波需要对像素数据进行多次的处理与修正。为了避免过于频繁地存取 系统存储器，传统技术在进行图像处理时，会自系统存储器将需要的像素数 据先读取出来，以暂存器作储存元件，待处理完毕后再将处理过的像素数据 存回系统存储器。如此一来，必须配置相当多的暂存器才有办法完成图像处 理。传统技术会占据相当大的电路面积。
发明内容
本发明揭露一种图像处理装置(video processor)与其存储器配置方法 (memory management method of video processing)。该图像处理装置由一中央处 理器控制、并且自一系统存储器接收一图像宏块。该图像处理装置包括；一 第一本地存储器、 一第二本地存储器、 一控制电路以及一图像处理器。控制 电路负责控制上述第一与第二本地存储器，以令该图像宏块分段配置于上述 第一与第二本地存储器。图像处理器将存取上述第一与第二本地存储器以执
行一图像处理。经该图像处理后的图像宏块将自上述第一与第二本地存储器 更新至该系统存储器中。
本发明将该图像宏块各行划分为多个像素数据段。各像素数据段包括多 个相邻的像素数据。同一像素数据段的像素数据配置于同一上述本地存储器 的同一地址，并且左右相邻的像素数据段配置于不同的上述本地存储器中。
本发明一实施方式使用两个静态随机存取存储器SRAM〗与SRAM2作为 上述第一与第二本地存储器。P(i， j)标示图像宏块内的像素数据；其中i与j 为变量，分别代表上述像素数据于该图像宏块中的行号与列号。本发明包括 将P(l ， 1)~P(1 ， 4)与P(3， 1) P(3， 4)配置在SRAM!的第一地址；将P(2， 1) P(2，4) 与P(4， 1) P(4, 4)配置在SRAM2的第一地址；将P(5， 1)~P(5， 4)与P(7， 1) P(7， 4)配置在SRAMi的第二地址；将P(6， 1) P(6， 4)与P(8， 1)~P(8， 4) 配置在SRAM2的第二地址；将P(l ， 5)~P(1 ， 8)与P(3 ， 5) P(3 ， 8)配置在SRAM2 的第三地址；将P(2， 5) P(2， 8)与P(4， 5) P(4， S)配置在SRAM!的第三地 址；将P(5, 5)~P(5， 8)与P(7， 5) P(7， 8)配置在SRAM2的第四地址；以及 将P(6， 5)~P(6， 8)与P(8， 5)~P(8， 8)配置在SRAM!的第四地址。
在另一种实施方式中，图像宏块于上述第一与第二本地存储器的配置稍 有不同，其中P(5， 1)~P(5， 4)与P(7， 1)~P(7， 4)配置在SRAM2的第二地址； P(6， 1)~P(6， 4)与P(8， 1) P(8， 4)配置在SRAMi的第二地址；P(5， 5) P(5， 8)与P(7， 5)~P(7， 87)配置在SRAMi的第四地址；并且P(6， 5)~P(6， 8)与P(8，
5) ~P(8， 8)配置在SRAM2的第四地址。
图1为已知技术一图像宏块示意图2为图1图像宏块的细部像素排列示意图3图解本发明图像处理装置的一种实施方式；
图4A与图4B图解本发明一种实施方式，其中包括一图像宏块于第一与 第二本地存储器SRA]A与SRAM2中的配置；
图5A与图5B图解本发明另一种实施方式，其中包括一图像宏块于第一 与第二本地存储器SRAMi与SRAM2中的配置；以及
图6为流程图，为本发明图像处理方法的一种实施方式。
附图标号
100 图像宏块； 102、 104 标示方块；
300 图像处理装置；302 中央处理器； 3 04~系统存储器；3 06 控制电路； 308 图像处理器；310~通道，标示图像宏块的传输； 312 显示器驱动器；314 显示器；
B 4x4像素矩阵；
HrH4 去方块滤波的基准；
SRAMp SRAM2 第一与第二本地存储器；
V,-V4 去方块滤波的基准。
具体实施例方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举 出数个实施例，并配合所附图式作详细说明。
图3为一方框图，图解本发明图像处理装置(videoprocessor)300的一种应 用。如图所示，图像处理装置300由一中央处理器(CPU)302控制，并且自一 系统存储器(可为动态随机存取存储器，DRAM)304接收一图像宏块。图像处 理装置300包括 一第一本地存储器(可为静态随机存取存储器SRAM，标号 为SRAM,)、 一第二本地存储器(可为静态随机存取存储器SRAM，标号为 SRAM2)、 一控制电路(contro1)306以及一图像处理器(imageprocessor)308。控 制电路306负责控制第一与第二本地存储器SRAM!与SRAM2，以令该图像 宏块分段配置于第一与第二本地存储器SRAMi与SRAM2。图像处理器308 将存取第一与第二本地存储器SRAMi与SRAM2以执行一图像处理。图像处 理后的图像宏块将自第一与第二本地存储器SRA]A与SRAM2更新至系统存 储器304中。通道310标示系统存储器304与图像处理装置300间的图像宏 块传输。在中央处理器302的控制下，显示器驱动器312可自系统存储器304 取得上述图像处理后的图像宏块并且将其显示于显示器314上。
相较于系统存储器304所采用的DRAM技术，SRAM的存取动作较为单 纯。本发明图像处理器308于执行图像处理时，乃对本地存储器SRAMi与 SRAM2进行读写动作，待图像处理完毕后方以此二本地存储器SRAM,与
10SRAM2的内容更新系统存储器。很明显地，本发明可避免过度存取系统存储器所采用的DRAM，大幅增进系统的效率。
关于图像宏块于第一与第二本地存储器SRAMi与SRAM2中的配置，本发明提出多种实施方式；所遵循的原则为将图像宏块各行划分为多个像素数据段，任一个像素数据段皆包括多个相邻的像素数据；当像素数据段被分配储存至上述本地存储器时，令同一像素数据段的像素数据配置于同一上述本地存储器的同一地址；并且令左右相邻的像素数据段配置于不同的上述本地存储器中。其实施方式详述于以下内容。
图4A为本发明的一种实施方式，图解一图像宏块于第一与第二本地存储器SRAM!与SRAM2的配置状况；其中各方块代表一像素数据段，各自包括四个横向排列的像素数据。图中以i代表像素数据于图像宏块中的行(row)号，j代表像素数据于图像宏块中的列(column)号。 一图像宏块(通常为16x16像素矩阵)可画分成4个8x8像素矩阵。以左上角的8x8像素矩阵为例(!=1~8与j=l~8)，其像素数据于一第一本地存储器SRAM^与一第二本地存储器SRAM2的配置位置可为图4B所示。图中以P(i， j)代表像素数据。参阅图4A与图4B，此实施方式将P(l， 1)、 P(l， 2)、 P(l， 3)以及P(1， 4)与P(3， 1)、 P(3， 2)、P(3， 3)以及P(3， 4)配置在第一本地存储器SRAM!的一第一地址(如地址0，标号为addr0);将P(2， 1)、 P(2， 2)、 P(2， 3)以及P(2， 4)与P(4， 1)、 P(4，2)、 P(4， 3)以及P(4， 4)配置在第二本地存储器SRAM2的一第一地址(如地址0，标号为addr0);将P(5， 1)、 P(5， 2)、 P(5， 3)以及P(5， 4)与P(7， 1)、 P(7,2)、 P(7， 3)以及P(7， 4)配置在第一本地存储器SRAM!的一第二地址(如地址1，标号为addrl);将P(6， 1)、 P(6， 2)、 P(6， 3)以及P(6， 4)与P(8， 1)、 P(8，2)、 P(8， 3)以及P(8， 4)配置在第二本地存储器SRAM2的一第二地址(如地址1，标号为addrl);将P(l， 5)、 P(l， 6)、 P(l， 7)以及P(1, 8)与P(3， 5)、 P(3，6)、 P(3， 7)以及P(3， 8)配置在第二本地存储器SRAM2的一第三地址(如地址4，标号为addr4);将P(2， 5)、 P(2， 6)、 P(2， 7)以及P(2， 8)与P(4， 5)、 P(4，6)、 P(4， 7)以及P(4， 8)配置在第一本地存储器SRAM,的一第三地址(如地址4，标号为addr4);将P(5, 5)、 P(5， 6)、 P(5， 7)以及P(5， 8)与P(7， 5)、 P(7，6)、 P(7， 7)以及P(7， 8)配置在第二本地存储器SRAM2的一第四地址(如地址5，标号为addr5);以及将P(6， 5)、 P(6， 6)、 P(6, 7)以及P(6， 8)与P(8， 5)、P(8， 6)、 P(8， 7)以及P(8， 8)配置在第一本地存储器SRAMi的一第四地址(如地址5，标号为addr5)。
参阅图4A，其他三部分8x8像素矩阵亦依上述规律配置至存储器SRAM,与SRAM2中。P(i， j)， i=9~16， j=l~8的8x8像素矩阵配置在SRAMi与SRAM2的地址2、 3、 6与7(标号为addr2、 3、 6、 7)。 P(i， j)， i=l~8， j=9~16的8x8像素矩阵配置在SRAM!与SRAM2的地址8、 9、 12与13(标号为addr 8、 9、12与13)。 P(i， j)， i=9~16, j=9~16的8x8像素矩阵配置在SRAM,与SRAM2的地址IO、 11、 14与15(标号为addr10、 11、 14与15)。
以下简述去方块滤波时，SRAM!与SRAM2的存取动作。以第一行(i^)、基准V2的水平方向去方块滤波为例，仅需对存储器SRAM!与SRAM2分别发送地址0与4的读取指令，就可以得到像素数据P(l， 1) P(1， 8)进行运算。处理后的像素数据将重新存入SRAM,与SRAM2以供其他去方块滤波运算使用。
此外，在某些状况下，去方块滤波需要使用到左方图像宏块的像素数据。以第一行(i-l)、基准Vl的水平方向去方块滤波为例(左方图像宏块的像素数据
亦遵循本发明的存储器配置原则；假设左方图像宏块的P(l， 13)~P(1， 16)配置在SRAM2的地址28)，仅需对存储器SRAMi与SRAM2分别发送读取地址0与28的指令，就可以得到运算所需要的像素数据一包括左方图像宏块的像素数据P(l， 13) P(1， 16)与本图像宏块的像素数据P(1， 1) P(1， 4)。处理过的像素将重新存回SRA]A与SRAM2中待其他去方块滤波运算使用。
关于垂直方向的去方块滤波，采用的运算顺序可为在第一列(j-l)对基
准H!进行运算、在第一列对基准H2进行运算、…、在第一列对基准H4进行
12运算、在第二列(j-2)对基准H!进行运算、在第二列对基准H2进行运算、…、在第十六列(j-16)对基准H4进行运算。以第一列、基准H!的垂直方向去方块滤波为例，需要的像素数据为P(l， 1)~P(4， l)与上方图像宏块的像素数据P(13，1)~P(16， 1)。基于本发明的存储器配置技术，对SRAM!与SRAM2发送地址0的读取指令可得到本图像宏块的P(l， 1)~P(4， 1)。至于上方图像宏块的P(13，1)~P(16， 1)，则可由之前运算所得的结果得到(例如，可以暂存器储存)。如此一来，即可进行第一列、基准H,的垂直方向去方块滤波。
由于本发明可以SRAM代替传统技术所采用的暂存器，本发明不仅加快运算速度更可有效节省电路面积。
此外，本发明亦可应用于图像转置(或旋转)。自系统DRAM所读出来的像素数据可依图4A所示的方法存入SRAM,与SRAM2;妥善设计读取SRAM!与SRAM2的顺序，即可得到转置后的图像。
本文所提及的图像处理技术(如去方块滤波的像素处理顺序)并非用来限定本发明的范围。凡是使用本发明图像宏块配置的技术，皆属于本发明的范围。此外，本发明的像素配置技术可以8x8像素矩阵为最小单位，并不限定为16x16的像素矩阵。
针对H.264的MBAFF编码(目前运算的图像宏块为frame,但其上方的图像宏块为field),本发明更提出一种相应的存储器配置。图5A与图5B图解其中一种实施方式，其中包括一图像宏块于第一与第二本地存储器SRAM!与SRAM2的配置。以左上角的8x8像素矩阵为例(1=1~8， j=l~8)，其与图4A、图4B不同的地方在于P(i=5 8， j-l 8)的存储器配置。如图所示，P(5， 1) P(5，4)与p(7， 1) P(7， 4)配置在SRAM2的地址l(标号addr 1); P(6， l)- P(6， 4)与P(8， 1)-P(8， 4)配置在SRAM!的地址l(标号addr 1); P(5， 5)- P(5， 8)与P(7， 5)-P(7， 8)配置在SRAM!的地址5(标号addr 5);且P(6， 5)-P(6, 8)与P(8， 5)- P(8， 8)配置在SRAM2的地址5(标号addr 5)。图像宏块其他三部分8x8像素矩阵亦依此规律配置至存储器SRAMt与SRAM2中。针对MBAFF编码，第一列G'-l)、基准a的垂直方向去方块滤波所需要的像素数据为P(l， 1)、 P(3， 1)、 P(5， 1)、 P(7， l)与上方图像宏块所提供的四个像素数据。同样地，上方图像宏块的像素数据可由前一次运算得到(例如，以暂存器暂存)。至于本图像宏块的P(l， 1)、 P(3， 1)、 P(5， 1)、 P(7， l)则可借着对SRAI4与SRAM2分别发送读取地址0与地址1的指令取得。如此一来，即可进行第一列、基准a的垂直方向去方块滤波。
图5A与图5B所示技术亦可应用于普通H.264(非MBAFF编码)的去方块滤波上、亦可应用于图像转置(或旋转)上。同样地，图5A与图5B所示技术亦可以8x8像素矩阵作为最小单位；搭配上适当的运算顺序，即可完成去方块滤波。
本发明所揭露的图像处理方法可以图6流程图表示，其中包括步骤
S602，自系统存储器304读取一图像宏块、并且将该图像宏块分段配置至第一与第二本地存储器SRAMi与SRAM2;步骤S604，存取上述第一与第二本地存储器SRAMi与SRAM2以执行一图像处理；以及步骤S606，以上述第一与第二本地存储器SRAM与SRAM2内经该图像处理后的图像宏块更新系统存储器304。
本文所提及的图像处理技术并非用来限定本发明的范围。其他数据在配置入存储器时，运算顺序只要符合本发明的配置规则且应用本发明储存技术，皆属于本发明的范围。
本发明虽以数个实施例揭露如上，然其并非用以限定本发明的范围，任何熟悉本领域的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定为准。
1权利要求
1、一种图像处理装置，其特征在于，由一中央处理器控制并且自一系统存储器接收一图像宏块，所述图像处理装置包括一第一本地存储器；一第二本地存储器；一控制电路，控制上述第一与第二本地存储器，以令所述图像宏块分段配置于上述第一与第二本地存储器；以及一图像处理器，存取上述第一与第二本地存储器以执行一图像处理；其中，所述系统存储器将由上述第一与第二本地存储器内经所述图像处理后的图像宏块更新。
2、 如权利要求l所述的图像处理装置，其特征在于，所述图像宏块各行 被划分为多个像素数据段，所述多个像素数据段各自包括多个相邻的像素数 据，各像素数据段的所述多个像素数据配置于上述本地存储器的一地址，并 且左右相邻的像素数据段配置于不同的上述本地存储器中。
3、 如权利要求l所述的图像处理装置，其特征在于，所述图像宏块包括 多个像素数据标示为P(i， j)， i与j为变量，分别代表上述像素数据于所述图 像宏块的行号与列号，又以相邻四个像素数据为一所述像素数据段；所述多 个像素数据于上述第一与第二本地存储器的配置包括P(l， 1)、 P(l， 2)、 P(l， 3)以及P(1， 4)与P(3， 1)、 P(3， 2)、 P(3， 3)以 及P(3， 4)配置于所述第一本地存储器的一第一地址；P(2， 1)、 P(2， 2)、 P(2， 3)以及P(2， 4)与P(4， 1)、 P(4， 2)、 P(4， 3)以 及P(4， 4)配置于所述第二本地存储器的一第一地址；P(5， 1)、 P(5， 2)、 P(5， 3)以及P(5， 4)与P(7， 1)、 P(7， 2)、 P(7， 3)以 及P(7， 4)配置于所述第一本地存储器的一第二地址；P(6, 1)、 P(6， 2)、 P(6， 3)以及P(6， 4)与P(8， 1)、 P(8, 2)、 P(8， 3)以及PC8， 4)配置于所述第二本地存储器的一第二地址；P(l， 5)、 P(l， 6)、 P(l， 7)以及P(1， 8)与P(3， 5)、 P(3， 6)、 P(3， 7)以 及P(3， 8)配置于所述第二本地存储器的一第三地址；P(2， 5)、 P(2， 6)、 P(2， 7)以及P(2， 8)与P(4， 5)、 P(4， 6)、 P(4， 7)以及P(4， 8)配置于所述第一本地存储器的一第三地址；P(5， 5)、 P(5， 6)、 P(5， 7)以及P(5， 8)与P(7， 5)、 P(7， 6)、 P(7， 7)以 及P(7， 8)配置于所述第二本地存储器的一第四地址；P(6， 5)、 P(6， 6)、 P(6， 7)以及P(6， 8)与P(8， 5)、 P(8， 6)、 P(8， 7)以 及P(8， 8)配置于所述第一本地存储器的一第四地址；以及依照上述逻辑将所述多个像素数据段分别配置所述第一本地存储器与所 述第二本地存储器。
4、如权利要求l所述的图像处理装置，其特征在于，所述图像宏块包括 多个像素数据标示为P(i， j)， i与j为变量，分别代表上述像素数据于所述图 像宏块的行号与列号，又以相邻四个像素数据为一所述像素数据段；所述多 个像素数据于上述第一与第二本地存储器的配置包括P(l， 1)、 P(l， 2)、 P(l, 3)以及P(1， 4)与P(3， 1)、 P(3， 2)、 P(3， 3)以 及P(3， 4)配置于所述第一本地存储器的一第一地址；P(2, 1)、 P(2， 2)、 P(2， 3)以及P(2， 4)与P(4， 1)、 P(4， 2)、 P(4， 3)以 及P(4， 4)配置于所述第二本地存储器的一第一地址；P(5， 1)、 P(5， 2)、 P(5， 3)以及P(5， 4)与P(7， 1)、 P(7， 2)、 P(7， 3)以 及P(7， 4)配置于所述第二本地存储器的一第二地址；P(6， 1)、 P(6, 2)、 P(6， 3)以及P(6， 4)与P(8， 1)、 P(8， 2)、 P(8， 3)以 及P(8， 4)配置于所述第一本地存储器的一第二地址；P(l， 5)、 P(l， 6)、 P(l， 7)以及P(1， 8)与P(3， 5)、 P(3， 6)、 P(3， 7)以 及P(3， 8)配置于所述第二本地存储器的一第三地址；P(2， 5)、 P(2， 6)、 P(2， 7)以及P(2， 8)与P(4， 5)、 P(4, 6)、 P(4， 7)以及P(4， 8)配置于所述第一本地存储器的一第三地址；P(5， 5)、 P(5， 6)、 P(5， 7)以及P(5， 8)与P(7， 5)、 P(7， 6)、 P(7， 7)以及P(7， 8)配置于所述第一本地存储器的一第四地址；P(6， 5)、 P(6， 6)、 P(6， 7)以及P(6， 8)与P(8， 5)、 P(8， 6)、 P(8， 7)以及P(8， 8)配置于所述第二本地存储器的一第四地址；以及依照上述逻辑将所述多个像素数据段分别配置所述第一本地存储器与所 述第二本地存储器。
5、 如权利要求l所述的图像处理装置，其特征在于，上述第一与第二本 地存储器为静态随机存取存储器。
6、 一种存储器配置方法，可应用于一图像处理装置中，其特征在于，所 述的存储器配置方法包括-自一系统存储器读取一图像宏块；将所述图像宏块分段配置至一第一本地存储器以及一第二本地存储器； 存取上述第一与第二本地存储器以执行一图像处理；以及 以上述第一与第二本地存储器内经所述图像处理后的图像宏块更新所述 系统存储器。
7、 如权利要求6所述的存储器配置方法，其特征在于，还包括将所述图 像宏块各行划分为多个像素数据段，其中，所述多个像素数据段各自包括多 个相邻的像素数据，各像素数据段的所述多个像素数据配置于上述本地存储 器的一地址，并且左右相邻的所述像素数据段配置于不同的上述本地存储器 中。
8、 如权利要求6所述的存储器配置方法，其特征在于，所述图像宏块包 括多个像素数据标示为P(i， j), i与j为变量，分别代表上述像素数据于所述 图像宏块的行号与列号，又以相邻四个像素数据为一所述像素数据段；且所 述图像宏块分段配置至上述第一与第二本地存储器的步骤包括.-将P(1' 1)、 P(l， 2)、 P(l， 3)以及P(1， 4)与P(3， 1)、 P(3， 2)、 P(3， 3)以及P(3， 4)配置至所述第一本地存储器的一第一地址；将P(2， 1)、 P(2， 2)、 P(2， 3)以及P(2, 4)与P(4， 1)、 P(4， 2)、 P(4， 3)以及P(4， 4)配置至所述第二本地存储器的一第一地址；将P(5， 1)、 P(5， 2)、 P(5， 3)以及P(5， 4)与P(7， 1)、 P(7， 2)、 P(7， 3)以及P(7， 4)配置至所述第一本地存储器的一第二地址； '将P(6， 1)、 P(6， 2)、 P(6， 3)以及P(6， 4)与P(8， 1)、 P(8， 2)、 P(8， 3)以及P(8， 4)配置至所述第二本地存储器的一第二地址；将P(l， 5)、 P(l， 6)、 P(l， 7)以及P(1， 8)与P(3， 5)、 P(3， 6)、 P(3， 7)以及P(3， 8)配置至所述第二本地存储器的一第三地址；将P(2， 5)、 P(2， 6)、 P(2， 7)以及P(2， 8)与P(4， 5)、 P(4， 6)、 P(4， 7)以及P(4， 8)配置至所述第一本地存储器的一第三地址；将P(5， 5)、 P(5， 6)、 P(5， 7)以及P(5， 8)与P(7， 5)、 P(7， 6)、 P(7， 7) 以及P(7， 8)配置至所述第二本地存储器的一第四地址；将P(6， 5)、 P(6， 6)、 P(6， 7)以及P(6， 8)与P(8， 5)、 P(8， 6)、 P(8， 7) 以及P(8， 8)配置至所述第一本地存储器的一第四地址；以及依照上述逻辑将所述多个像素数据段分别配置所述第一本地存储器与所 述第二本地存储器。
9、如权利要求6所述的存储器配置方法，其特征在于，所述图像宏块包括多个像素数据标示为P(i， j)， i与j为变量，分别代表上述像素数据于所述 图像宏块的行号与列号，又以相邻四个像素数据为一所述像素数据段；且所 述图像宏块分段配置至上述第一与第二本地存储器的步骤包括将P(l， 1)、 P(l， 2)、 P(l， 3)以及P(1， 4)与P(3， 1)、 P(3， 2)、 P(3, 3) 以及P(3， 4)配置至所述第一本地存储器的一第一地址；将P(2， 1)、 P(2， 2)、 P(2， 3)以及P(2， 4)与P(4， 1)、 P(4， 2)、 P(4， 3) 以及P(4， 4)配置至所述第二本地存储器的一第一地址；将P(5， 1)、 P(5， 2)、 P(5， 3)以及P(5， 4)与P(7， 1)、 P(7， 2)、 P(7， 3)以及P(7, 4)配置至所述第二本地存储器的一第二地址；将P(6， 1)、 P(6， 2)、 P(6， 3)以及P(6， 4)与P(8， 1)、 P(8， 2)、 P(8， 3)以及P(8， 4)配置至所述第一本地存储器的一第二地址；将P(l， 5)、 P(l， 6)、 P(l， 7)以及P(1， 8)与P(3， 5)、 P(3， 6)、 P(3， 7) 以及P(3， 8)配置至所述第二本地存储器的一第三地址； 将P(2， 5)、 P(2， 6)、 P(2， 7)以及P(2， 8)与P(4, 5)、 P(4， 6)、 P(4， 7) 以及P(4， 8)配置至所述第一本地存储器的一第三地址；将P(5， 5)、 P(5， 6)、 P(5， 7)以及P(5， 8)与P(7， 5)、 P(7， 6)、 P(7， 7) 以及P(7， 8)配置至所述第一本地存储器的一第四地址；将P(6， 5)、 P(6， 6)、 P(6， 7)以及P(6， 8)与P(8， 5)、 P(8， 6)、 P(8， 7) 以及P(8, 8)配置至所述第二本地存储器的一第四地址；以及依照上述逻辑将所述多个像素数据段分别配置所述第一本地存储器与所 述第二本地存储器。
10、如权利要求6所述的存储器配置方法，其特征在于，上述图像处理 为转置^f述图像宏块。
全文摘要
本发明揭露一种图像处理装置与其存储器配置方法。该图像处理装置由一中央处理器控制、并且自一系统存储器接收一图像宏块。该图像处理装置包括一第一本地存储器、一第二本地存储器、一控制电路以及一图像处理器。控制电路负责控制第一与第二本地存储器，以令该图像宏块分段配置于第一与第二本地存储器。图像处理器负责存取第一与第二本地存储器以执行一图像处理。经图像处理后的图像宏块将自第一与第二本地存储器更新至系统存储器中。
文档编号H04N7/26GK101668203SQ200810215318
公开日2010年3月10日 申请日期2008年9月5日 优先权日2008年9月5日
发明者林宗贤 申请人:扬智科技股份有限公司