专利名称：一种支持可变速率的方法和网络设备的制作方法
技术领域：
本发明涉及网络通信技术领域，尤指 一种支持可变速率的方法和网络设备。
背景技术：
以太网分层模型中包括媒体访问控制(MAC)层和物理(PHY)层。 MAC层负责控制对媒体的访问等，物理层负责在链路上传送信息比特。物 理层的芯片称之为PHY芯片，媒体访问控制层的芯片称之为MAC芯片。
图1是现有技术中以太网设备中的PHY芯片和MAC芯片的连接示意 图。如图1所示，在现有技术中，MAC芯片支持的端口数目比较多， 一般 为24个，而PHY芯片支持的端口数目相对较少， 一般为8个，因此， 一个 MAC芯片可以接多个PHY芯片。在传统的以太网PHY芯片设计中，PHY 芯片的接口速率与MAC芯片的接口速率相同，且PHY芯片和MAC芯片之 间的接口是一对一的。
在图1中，PHY芯片和MAC芯片之间的接口速率是标准速率，如 10Mbps或100Mbps等。这里标准速率是指现有技术标准中普遍应用的速率， 一般都为10的整数倍，相对而言非标准速率则指除标准速率以外的10的非 整数倍的速率，如33Mbps等。在实际应用中，以太网物理层的速率(即PHY 芯片的左手边端口的接口速率)可能为可变速率，此时以太网物理层的速率 不同于PHY芯片和MAC芯片之间的接口速率。
现有技术中实现以太网物理层可变速率的方法是MAC芯片的接口速 率仍采用标准速率，而在PHY芯片中设置緩冲存储器来实现速率的转换。 但是这种在与MAC芯片连接的每个PHY芯片中设置緩冲存储器的方法，会增加每个PHY芯片的成本，并且成本分布在多个PHY芯片中，从而显著
增加了以太网网络设备的整体成本。
发明内容
本发明提供了一种支持可变速率的方法，该方法能够降低以太网网络设 备的成本。
本发明还提供了一种支持可变速率的网络设备，该网络设备的成本较低。
为达到上述目的，本发明的技术方案具体是这样实现的
本发明公开了 一种支持可变速率的方法，该方法包括以下步骤
物理层PHY芯片接收物理层的第一速率数据，并将所述接收数据仍以
第 一速率发送至媒体访问控制层MAC芯片；
MAC芯片将来自PHY芯片的第一速率数据转换成第二速率数据后进行处理。
本发明还公开了一种支持可变速率的网络设备，该设备包括MAC芯 片和至少一个与物理层数据速率匹配的PHY芯片；所述MAC芯片包括 速率转换模块和MAC模块；
所述与物理层数据速率匹配的PHY芯片，用于接收物理层的第一速率 数据，并将所述接收数据仍以第一速率发送至MAC芯片；
所述速率转换模块，用于将来自PHY芯片的第一速率数据转换成第二 速率数据后发送至MAC模块进行处理。
由上迷技术方案可见，本发明这种PHY芯片接收物理层的第一速率数 据，并将所接收的数据仍以第一速率发送至MAC芯片，MAC芯片将来自 PHY芯片的第一速率数据转换成第二速率数据后进行处理的技术方案，使 得在完成速率转换时，不需要在较多数量的PHY芯片中设置緩沖存储器， 从而降低了以太网网络设备的成本。
图1是现有技术中以太网设备中的PHY芯片和MAC芯片的连接示意
图2为本发明实施例一种支持可变速率的方法的流程图3是本发明实施例实现支持可变速率的方法的图形示意图4是本发明实施例一种支持可变速率的网络设备的组成结构框图。
具体实施例方式
图2为本发明实施例一种支持可变速率的方法的流程图。如图2所示， 该方法包括以下步骤
步骤201,物理层PHY芯片接收物理层的第一速率数据，并将所接收 的数据仍以第一速率发送至媒体访问控制层MAC芯片。
步骤202， MAC芯片将来自PHY芯片的第一速率数据转换成第二速率 数据后进行处理。
上述技术方案，使得在完成速率转换时，不需要在较多数量的PHY芯 片中设置緩沖存储器，从而降低了以太网网络设备的成本。
为使本发明的目的、技术方案及优点更加清楚明白，以下对本发明进一 步详细说明。
图3是本发明实施例实现支持可变速率的方法的图形示意图。参见图3， 本发明的方案包括以下几点关键技术
(1 ) PHY芯片和MAC芯片之间的接口采用非标准速率的媒体独立接 口 (Mil, Medium Independent Interface )，即可变速率4妻口。
现有的标准速率的MII接口支持10Mbps或100Mbps，而不支持可变速 率(如33Mbps、 25Mbps等)。本发明中的方法是如果支持33Mbps的以太 网可变速率，就直接采用33Mbps的Mil接口速率，具体实现方案是将现 有的标准的10M/100Mbps的Mil接口的参考时钟变更为非标准的33Mbps 的参考时钟。这是因为PHY芯片中各个功能模块是按照统一的参考时钟的工作的，因此只需修改参考时钟就可以实现M1I接口速率的改变。
具体来说将PHY芯片的向MAC芯片发送数据的出接口的参考时钟， 以及MAC芯片的接收来自PHY芯片的数据的入接口的参考时钟都设置为 第一速率的参考时钟；这里第一速率是指PHY芯片所接收的物理层数据的 速率；PHY芯片根据所述出接口的参考时钟将处理完的数据以第一速率从 所述出接口发送出去；MAC芯片根据所述入接口的参考时钟以第一速率从 所述入接口接收数据。
(2) PHY芯片采用非标准速率参考时钟工作
PHY芯片采用第一速率的参考时钟作为处理数据的工作时钟，以使得 接收物理层的第一速率数据的同时能够将处理完的数据以第一速率发送至 MAC芯片。这样PHY芯片中就不需要设置大的数据緩沖区，从而不会增加 PHY芯片的成本。
(3) 在MAC芯片中增设速率转换模块，完成非标准速率到标准速率 的转换。
由于现有的以太网MAC芯片中原本就有共享数据緩沖存储模块，因此 可以从共享数据緩沖存储模块中分出 一部分存储空间用于进行速率转换，这 里称之为速率转换存储模块，而剩下的部分存储空间仍作为共享数据緩冲存 储模块。用于速率转换的速率转换存储模块与共享数据緩沖存储模块的区别 是速率转换存储模块两侧的读写操作时钟不同， 一侧是非标准速率的参考 时钟，另一侧是标准速率的参考时钟；而共享数据緩冲存储模块两侧的时钟 都是标准速率的参考时钟。所以这种方案不会显著提高MAC芯片的成本。
图4是本发明实施例一种支持可变速率的网络设备的组成结构框图。如 图4所示，该网络设备包括MAC芯片和至少一个与物理层数据速率匹配 的PHY芯片(这里与物理层数据速率匹配的PHY芯片是指PHY芯片的工 作速率与物理层数据速率匹配，使得以某一速率到达PHY芯片的数据，仍 被PHY芯片以该速率发送至MAC芯片)，其中，MAC芯片包括速率转 换模块和MAC模块；所述与物理层数据速率匹配的PHY芯片，用于接收物理层的第一速率
数据，并将所述接收数据仍以第一速率发送至MAC芯片；
所述速率转换模块，用于将来自PHY芯片的第一速率数据转换成第二 速率数据后发送至MAC模块进行处理。这里，速率转换模块直接从MAC 芯片的入接口接收来自PHY芯片的数据，而MAC模块相当于现有的原MAC 芯片，完成现有的原MAC芯片的全部功能，这里不再详述"
在图4中，每个PHY芯片的向MAC芯片发送数据的出接口的参考时 钟，以及MAC芯片的接收来自PHY芯片的数据的入接口的参考时钟均为 为第一速率的参考时钟；每个PHY芯片根据所述出接口的参考时钟将所接 收的数据以第一速率从所述出接口发送出去；MAC芯片根据所述入接口的 参考时钟以第 一速率从所述入接口接收数据。
在图4中，所述每个PHY芯片将所接收数据以第一速率发送至MAC 芯片之前，进一步对所接收的数据进行物理层处理，且每个PHY芯片采用 第 一速率的参考时钟作为处理数据的工作时钟，以使得接收第 一速率数据的 同时能够将处理完的数据以第一速率发送至MAC芯片。
在图4中，所述MAC芯片进一步包括速率转换存储模块(图4中未 画出)；速率转换模块将来自PHY芯片的数据以第一速率写入速率转换存储 模块，并以第二速率从速率转换存储模块中读出数据，以实现将第一速率数 据转换成第二速率数据。
所述速率转换存储模块为MAC芯片中的共享数据緩冲存储模块。
如图4所示的网络设备具体可以为以太网交换机等。
综上所述，本发明这种PHY芯片接收物理层的第一速率数据进行处理， 并将处理完的数据仍以第一速率(非标准速率)发送至MAC芯片，MAC 芯片中的速率转换模块将来自PHY芯片的第一速率数据转换成第二速率数 (标准速率)据后发送至MAC芯片中的MAC模块进行处理的技术方案， 使得在完成速率转换时，不需要在较多数量的PHY芯片中设置緩冲存储器， 从而降低了以太网网络设备的成本。
8以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护 范围，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等， 均应包含在本发明的保护范围之内。
权利要求
1、一种支持可变速率的方法，其特征在于，该方法包括以下步骤物理层PHY芯片接收物理层的第一速率数据，并将所述接收数据仍以第一速率发送至媒体访问控制层MAC芯片；MAC芯片将来自PHY芯片的第一速率数据转换成第二速率数据后进行处理。
2、 如权利要求l所述的方法，其特征在于，所述PHY芯片将所接收数 据以第一速率发送至MAC芯片包括将PHY芯片的向MAC芯片发送数据的出接口的参考时钟，以及MAC 芯片的接收来自PHY芯片的数据的入接口的参考时钟都设置为第一速率的 参考时钟；PHY芯片根据所述出接口的参考时钟将所接收的数据以第 一速率从所 述出接口发送出去；MAC芯片根据所述入接口的参考时钟以第 一速率从所述入接口接收数据。
3、 如权利要求1所述的方法，其特征在于，所述PHY芯片将所接收 数据以第一速率发送至MAC芯片之前，进一步对所接收的数据进行物理层 处理；所述进行物理层处理包括PHY芯片采用第一速率的参考时钟作为处理数据的工作时钟，以使得 接收第一速率数据的同时能够将处理完的数据以第一速率发送至MAC芯 片。
4、 如权利要求1所述的方法，其特征在于，所述MAC芯片将来自PHY 芯片的第 一 速率数据转换成第二速率数据包括所述MAC芯片将来自PHY芯片的数据以第一速率写入速率转换存储 模块，并以第二速率从速率转换存储模块中读出数据。
5、 如权利要求4所述的方法，其特征在于，所述速率转换存储模块为MAC芯片中的共享数据緩冲存储模块。
6、 一种支持可变速率的网络设备，其特征在于，该设备包括MAC芯 片和至少一个与物理层数据速率匹配的PHY芯片；所述MAC芯片包括 速率转换模块和MAC模块；所述与物理层数据速率匹配的PHY芯片，用于接收物理层的第一速率 数据，并将所述接收数据仍以第一速率发送至MAC芯片；所述速率转换模块，用于将来自PHY芯片的第一速率数据转换成第二 速率数据后发送至MAC模块进行处理。
7、 如权利要求6所述的设备，其特征在于，芯片的接收来自PHY芯片的数据的入接口的参考时钟均为第一速率的参考 时钟；每个PHY芯片根据所述出接口的参考时钟将所接收的数据以第一速率 从所述出接口发送出去；MAC芯片根据所述入接口的参考时钟以第 一速率从所述入接口接收数据。
8、 如权利要求6所述的设备，其特征在于，所述每个PHY芯片将所接收数据以第一速率发送至MAC芯片之前， 进一步对所接收的数据进行物理层处理，且每个PHY芯片采用第一速率的 参考时钟作为处理数据的工作时钟，以使得接收第 一速率数据的同时能够将 处理完的数据以第一速率发送至MAC芯片。
9、 如权利要求6所述的设备，其特征在于，所述MAC芯片进一步包 括速率转换存储模块；所述速率转换模块将来自PHY芯片的数据以第一速率写入速率转换存 储模块，并以第二速率从速率转换存储模块中读出数据。
10、 如权利要求9所述的设备，其特征在于，所述速率转换存储模块为 MAC芯片中的共享数据緩冲存储模块。
全文摘要
本发明公开了一种支持可变速率的方法和网络设备。所述方法包括物理层PHY芯片接收物理层的第一速率数据，并将所接收的数据仍以第一速率发送至媒体访问控制层MAC芯片；MAC芯片将来自PHY芯片的第一速率数据转换成第二速率数据后进行处理。本发明的技术方案，使得在完成速率转换时，不需要在较多数量的PHY芯片中设置缓冲存储器，从而降低了以太网网络设备的成本。
文档编号H04L29/06GK101437033SQ20081023975
公开日2009年5月20日 申请日期2008年12月16日 优先权日2008年12月16日
发明者洋 于 申请人:杭州华三通信技术有限公司