一种数据通信方法和一种以太网设备的制作方法

专利名称：一种数据通信方法和一种以太网设备的制作方法
技术领域：
本发明涉及以太网技术领域，尤指一种数据通信方法和一种以太网设备。
背景技术：
目前的宽带接入到户技术，主要有XDSL技术、以太网技术和FTTH技 术，分别使用电话线、网线和光纤传输介质到户。在新的长距离以太网(LRE, Long Range Ethernet)技术出现以后，以太网技术也可以使用电话线接入到 户，这大大减少了以太网在实际应用中的障碍。但以太网设备和XDSL设 备相比，还有一个比较明显的劣势是支持的端口数目较少，目前一台以太网 设备(或者是一个机架设备的单板) 一般支持24个端口，或者最多是48个 端口 ，而XDSL设备的则可以做到72个端口 。
在现实应用当中，高层楼宇很多，比如一个18层的楼宇大概有128户， 而这种时候，显然一台接入设备支持的端口数目越多越好。因此，以太网设 备(如以太网交换机等)需要提供更多数目的物理端口，才可以进一步提高 在宽带接入应用中的核心竟争力。
目前，以太网设备中物理层(PHY)芯片和媒体访问控制层(MAC) 芯片之间采用的是i某体独立接口 (MII， Medium Independent Interface )。以 太网媒体接口有媒体独立接口 MI1、简化的媒体独立接口 RMII和串行媒 体独立接口 SMII,所有的这些接口都从MII而来。Mil是指不用考虑媒体 是铜轴、光纤、电缆等，因为这些媒体处理的相关工作都由PHY或者MAC 芯片完成。Mil支持10兆和100兆的操作， 一个MII接口由14根信号 线组成，它的支持还是比较灵活的，但是有一个缺点是一个MII接口用的信号线太多。
RMII是简化的Mil接口，在数据的收发上它比Mil接口少了一倍的 信号线，所以它一般要求是50兆的总线时钟。RMII —般用在多端口的交 换机，它不是每个端口安排收、发两个时钟，而是所有的数据端口公用一个 时钟用于所有端口的收发，这里就节省了不少的端口数据线数目。RMII的 一个端口要求7根信号线，比MII少了一倍，所以交换机能够接入多一倍 数据的端口。和MII —样，RMII支持10兆和100兆的总线接口速度。
SMII有比RMII更少的信号线数目，S表示串行的意思。因为它只用 一根信号线传送发送数据， 一根信号线传输接收数据，所以在时钟上为了满 足100M的需求，它的时钟频率4艮高，达到了 125M,为什么用125M，是 因为数据线里面会传送一些控制信息。SMII —个端口仅用4根信号线完成 100M信号的传输，比起RMII差不多又少了一倍的信号线。SMII在工业 界的支持力度是很高的。同理，所有端口的数据收发都公用同一个外部的 125M时钟。
由上可见，以太网的PHY芯片和MAC层芯片之间的接口都是一对一 的，即每个物理层接口使用独立的Mil接口与对应的MAC层端口进行一 对一通信，端口之间互相独立，不共享数据线。
图1是现有技术中以太网设备中的PHY芯片和MAC芯片的连接示意 图。如图1所示，在现有技术中，MAC芯片支持的端口数目比较多， 一般 为24个，而PHY芯片支持的端口数目相对较少， 一般为8个，因此， 一个 MAC芯片可以接多个PHY芯片，PHY芯片和MAC芯片之间的接口连接是 —对一l
图1所示的这种方法大大简化了以太网PHY芯片的设计和成本，由于 MAC和PHY之间的端口 一对一 ，并且输入和输出的速率相同，所以PHY芯 片中只需要很少的緩沖存储，并且PHY芯片支持的端口数目不多，所需要 的管脚数目较少，因此可以大大简化PHY的设计和成本。^旦这种方法的缺 陷是导致MAC层芯片无法支持大的端口数目。
8在新的LRE技术支持100Mbps速率以下的可变速率，如33Mbps和 50Mbps等，并且在宽带接入到户应用中，这个速度足够使用很多年的时间。 在宽带应用中，成本和接口密度是一个比较关键的因素。
由于现有技术中，MAC层芯片支持的端口数目比较多(比如24个)， 而PHY芯片支持的端口数目比较少(比如8个)，而每个端口需要各自独 立的数据接口，所以MAC层芯片需要支持的管脚数目比较多，难以支持到 比较大的数目，比如64个，或者是72个，在这种情况下，即使采用SMII接 口，也是需要4*64=256个管脚。需要的管脚数目太多，这是以太网交换机 的MAC芯片无法在最优性价比下做到单芯片支持大端口数目的主要原因。 因此，如何在现有的MII接口上支持更大的端口密度和进一步降低成本成为 了宽带接入到户应用中的重要问题。

发明内容
本发明提供了两种数据通信方法，该方法使得以太网设备中的单个 MAC芯片能够支持更大的端口密度，降低了宽带接入到户应用的成本。
本发明还提供了 一种以太网设备，该设备中的单个MAC芯片能够支持 更大的端口密度，从而降低了宽带接入到户应用的成本。
本发明还提供了 一种PHY芯片和一种MAC芯片，该PHY芯片和MAC 芯片使得以太网设备中的单个MAC芯片能够支持更大的端口密度，降低了 宽带接入到户应用的成本。
为达到上述目的，本发明的技术方案具体是这样实现的
本发明公开了一种数据通信方法，该方法包括
物理层PHY芯片将从n个端口接收的n路第一速率的物理层数据复合 成一路第二速率的数据并通过PHY芯片和媒体访问控制层MAC芯片之间 的接口发送给MAC芯片；n为大于1的自然数；
MAC芯片接收到所述来自PHY芯片的第二速率的数据时，解复合成n 路第一速率的数据。本发明还公开了一种数据通信方法，该方法包括
MAC芯片将n路第一速率的MAC层数据复合成一路第二速率数据并 通过PHY芯片和MAC芯片之间的接口发送给PHY芯片；n为大于1的自
然数；
PHY芯片接收到所述来自MAC芯片的第二速率的数据时，解复合成n 路第一速率数据。
本发明还公开了 一种以太网设备，该设备包括MAC芯片和与该MAC 芯片连接的一个以上的PHY芯片；每个PHY芯片包括第一复合处理模块； MAC芯片包括第二复合处理模块；
每个第一复合处理模块，用于将来自自身所属PHY芯片的n个端口的 n路第一速率的数据复合成一路第二速率数据后通过PHY芯片和MAC芯片 之间的接口发送给MAC芯片；n为大于1的自然数；
第二复合处理模块，用于接收来自PHY芯片的第二速率数据，并解复 合成n路第一速率的数据。
本发明公开了一种PHY芯片，该PHY芯片包括第一复合处理模块， 用于将来自自身所属PHY芯片的n个端口的n路第 一速率的数据复合成一 路第二速率数据后通过PHY芯片和MAC芯片之间的接口发送给MAC芯 片；n为大于1的自然数。
本发明公开了一种MAC芯片，该MAC芯片包括第二复合处理模块， 用于将n路第一速率的MAC层数据复合成一路第二速率数据后通过PHY 芯片和MAC芯片之间的接口发送给PHY芯片；n为大于1的自然数。
由上述技术方案可见，本发明这种PHY芯片将从多个端口接收的n路 第一速率的物理层数据复合成一路第二速率的数据并通过PHY芯片和MAC 芯片之间的接口发送给MAC芯片；MAC芯片接收到所述来自PHY芯片的 第二速率的数据时，解复合成多路第一速率的数据的技术方案，由于将多路 物理层数据复合成一路数据后通过PHY芯片和MAC芯片之间的Mil传输， 因此使得一个MII接口可以支持多个物理接口 ，进而使得单个MAC芯片能够支持更大的端口密度，降低了宽带接入到户应用的成本。


图1是现有技术中以太网设备中的PHY芯片和MAC芯片的连接示意
图2是本发明实施例一种数据通信方法的流程图； 图3是本发明实施例中数据通信方法的图形示意图； 图4是本发明实施例 一种以太网设备的组成结构框图。
具体实施例方式
本发明的核心思想是将目前以太网PHY芯片的物理层端口和MAC层 端口 ( MII端口 )之间的 一对一的设计，改为多对一的设计，从而在同样MII 端口管脚数目的条件下，支持更多数目的物理层端口，提高传输效率，降低 设备成本。
为使本发明的目的、技术方案及优点更加清楚明白，以下对本发明进一 步详细说明。
图2是本发明实施例一种数据通信方法的流程图。如图2所示，该方法 包括以下步骤
步骤201，物理层PHY芯片将从n个端口接收的n路第一速率的物理 层数据复合成一路第二速率的数据并通过PHY芯片和媒体访问控制层MAC 芯片之间的接口发送给MAC芯片；n为大于1的自然数。
步骤202， MAC芯片接收到所述来自PHY芯片的第二速率的数据时， 解复合成n路第一速率的数据。
图2中给出了 PHY芯片向MAC芯片发送数据的过程。同样，MAC芯 片向PHY芯片发送数据的过程为MAC芯片将n路第 一速率的MAC层数 据复合成一路第二速率数据并通过PHY芯片和MAC.芯片之间的接口发送 给PHY芯片；PHY芯片接收到所述来自MAC芯片的第二速率的数据时，解复合成n路第二速率数据。
在本发明的一个实施例中，以时分复用方式将n路的第一速率数据复合 成一路的第二速率数据；其中，第二速率至少为第一速率的n倍。且上述 PHY芯片和MAC芯片之间的接口为RMII、 SMII或MII。
图3是本发明实施例中数据通信方法的图形示意图。参见图3，这里PHY 芯片和MAC芯片之间的端口以SMII为例，SMII的端口速率是125M,其 传输有效数据的速率是100Mbps。如杲LRE支持50Mbps的对外的物理端口 ， 同样一个SMII端口可以传输两个50Mbps的LRE物理端口的数据，这两个 50Mbps的LRE端口的有效数据可以采用时分复用方式，比如以字节为单位 进行复用，先传输第一个LRE端口的一个字节数据，再传输另一个LRE端 口的一个字节数据，如此反复，两个LRE端口的有效数据复合后正好为 100Mbps。同理，如果LRE支持25Mbps的对外的物理端口 ，同样一个SMII 端口可以传输四个25Mbps的LRE物理端口的lt据，这四个25Mbps的LRE 端口的有效数据以字节为单位进行复用，四个LRE端口的有效数据复合后 正好为lOOMbps。
在图3中，为了完成上述处理，需要对现有的PHY芯片和MAC芯片 进4亍如下的改进
(1)在原有PHY芯片功能模块的基础上增加可变速率参考时钟和复 合处理模块
PHY芯片中的复合处理模块，按照PHY芯片相对于MAC芯片的发送 方向和接收方向分别对数据进行复用和解复用处理。由于复合处理模块所接 收的数据是可变速率的数据，而复合后的数据是迎合SMII端口的标准速率， 因此PHY芯片需要两个工作时钟，分别为可变速率参考时钟和标准速率 参考时钟。参见图3， PHY芯片的LRE物理端口和其中的原PHY模块的工 作时钟为可变速率参考时钟；PHY芯片的复合处理模块的与原PHY模块连 接的接口的工作时钟为可变速率参考时钟，与SMII接口连接的接口的工作 时钟为标准速率参考时钟；PHY芯片的SMII端口的工作时钟为标准速率参
12考时钟。
(2)在原有MAC芯片功能模块的基础上增加可变速率参考时钟和复 合处理模块
MAC芯片中的复合处理模块，按照MAC芯片相对于PHY芯片的发送 方向和接收方向分别对数据进行复用和解复用处理。同样MAC芯片需要两 个工作时钟，分别为可变速率参考时钟和标准速率参考时钟。参见图3， MAC芯片的SMII端口的工作时钟为标准速率参考时钟；MAC芯片的复合 处理模块的与SMn接口连接的接口的工作时钟为标准速率参考时钟，与原 MAC模块连接的接口的工作时钟为标准速率参考时钟；MAC芯片中的原 MAC模块的工作时钟为标准速率参考时钟；其中MAC芯片中的复合处理 模块将来自SMII接口的数据以字节为单位解复用处理(假设PHY芯片是以 字节为单位进行复用处理的)得到多路可变速率数据，再将所述多路可变速 率数据以数据帧为单位复用成一路标准速率的数据后发送给原MAC模块进 行MAC层处理，因此该复合处理模块中的需要可变速率参考时钟。
上述方案，在以时分复用方式将多路数据复合成一路数据后，当在解复 用时，可以根据预定好的时分复用方式进行解复用。例如在复用时以字节为 单位进行复用，即先传输第一个LRE端口的一个字节数据，再传输第二个 LRE端口的一个字节数据，如此反复，则在解复用时，将接收的第一个字节 解复为第一个LRE端口的数据，将第二个字节解复为第二个LRE端口的数 据，将第三个字节解复为第一个LRE端口的数据，将第四个字节解复为第 二个LRE端口的数据，如此反复。同理，也可以以比特(bit)为单位进行 复用，即先传输第一个LRE端口的一个比特的数据，再传输第二个LRE端 口的一个比特数据，如此反复。
此外，在将多路数据复合成一路数据时，还可以在复用后的每个LRE 端口^:据中携带相应的LRE端口标识，则在解复用就可以#4居LRE端口标 识进行。
下面给出一个具体的例子参照图3，以连接MAC芯片的一个8 (相当于图3中的n等于8) LRE物理端口 (以下简称LRE端口 )的PHY芯片 为例，设所述8个LRE端口均有50Mbps的可变速率数据输入，该PHY芯 片的LRE端口和原PHY模块均工作在50Mbps参考时钟下，则发送数据的 处理流程包括
(11) 8个LRE端口输入的数据经过原PHY模块进行物理层处理后仍 以50Mbps的速率到达PHY芯片的复合处理模块。
(12 )PHY芯片的复合处理模块将8路的50Mbps的数据以字节为单位 两两进行复合得到4路100Mbps的数据后通过4个SMII端口发送至MAC芯片。
本步骤中，LRE端口 1和2的数据被以字节为单位复合成一路，LRE 物理端口 3和4的数据被以字节为单位复合成一路，LRE端口 5和6的数据 被以字节为单位复合成一路，以及LRE端口 7和8的数据被以字节为单位 复合成一路；以其中的LRE端口 l和2的数据复合为例，先传输一个字节 的LRE端口 l的数据，然后传输一个字节的LRE端口 2的数据，再传输一 个字节的LRE端口 1的数据，传输一个字节的LRE端口 2的数据，......，
依次类4焦。
(13 ) MAC芯片的SMII端口接收所迷4路lOOMbps的数据后发送至 MAC芯片的复合处理模块；
(14) MAC芯片的复合处理模块首先将4路lOOMbps的数据进行解复 合处理，还原成8路的50Mbps的数据。
这里对本步骤中的解复合处理以第 一路100Mbps的数据为例进行说明 MAC芯片的复合处理模块将第一路lOOMbps的数据的第一个字节作为LRE 端口 1的数据，将第二个字节作为LRE端口 2的数据，将第三个字节作为 端口 l的数据，将第四个字节作为端口 2的数据，......，依次类推，将第一
路的lOOMbps的数据解复合成两路50Mbps的数据，且分别对应LRE端口 1 和2。其它路数据的解复合过程相同，这里不再复述。
(15 ) MAC芯片的复合处理模块将所述解复用后的8路50Mbps的数据再以数据帧为单位两两进行复合得到4路100Mbps的数据后发送至原 MAC模块进行MAC层处理。
由于原MAC才莫块是工作在标准的100Mbps参考时钟下，且在进行MAC 层处理时是以数据帧为单位进行处理的，数据帧的帧头包括一些MAC层处 理需要用到的MAC层信息，包括源MAC地址和目的MAC地址等，因此 本步骤中需要将数据再以数据帧为单位两两复合成lOOMbps速率的数据后 发送至原MAC模块进行处理。本步骤中以数据帧为单位进行时分复用的过 程与上述以字节为单位进行时分复用的过程类似，这里不再复述。
下面将上述过程的逆过程，接收数据的处理流程简单介绍如下 (21) MAC芯片的原MAC才莫块将对应于LRE端口 1和2的数据、对 应于LRE端口 3和4数据、对应于端口 5和6的数据以及对应于端口 7和8 的数据，分别以数据帧为单位复合成100Mbps速率的4路数据后发送至MAC 芯片的复合处理模块。
(22 )MAC芯片的复合处理模块将原MAC模块发送的每一路lOOMbps 的数据以数据帧为单位进行解复合处理得到8路50Mbps的数据。
本步骤中，MAC芯片的复合处理模块将第一路的lOOMbps的数据以数 据帧为单位解复合成对应于LRE端口 1和2的两路50Mbps的数据，以此类 推，将第二/三/四路的lOOMbps解复合成对应于端口 3/4/7和4/6/8的两路 50Mbps的数据。
(23 ) MAC芯片的复合处理模块将所述8路50Mbps的数据以字节为 单位两两进行复合得到4路lOOMbps的^t据后通过4个SMII端口发送至 PHY芯片。
(24 )PHY芯片的SMII接收到所述4路lOOMbps的数据后发送至PHY
芯片的复合处理模块。
(25 ) PHY芯片的复合处理模块将所述4路lOOMbps的数据以字节为 单位进行解复合处理，得到8路的50Mbps的数据后发送至原PHY模块；
(26 )原PHY模块对所述8路50Mbps的数据进行物理层处理后分别通过LRE端口 1-8发送出去。
可以看出，通过上述方案， 一个24端口的MAC芯片，以现有的方式 只能连接3个8端口的PHY芯片。而应用本发明的方案，SMII端口的有效 数据速率为100Mbps的情况下，如果LRE端口数据的速率为50Mbps，则一 个24端口的MAC芯片，可以连接6个8端口的PHY芯片；如果LRE端口 数据的速率为25Mbps,则一个24端口的MAC芯片，可以连接12个8端 口的PHY芯片。同样RMII端口的有效数据速率为50Mbps,如果LRE端口 数据的速率为25Mbps,则 一个24端口的MAC芯片，可以连接6个8端口 的PHY芯片。
图4是本发明实施例一种以太网设备的组成结构框图。如图4所示，该 设备包括MAC芯片和与该MAC芯片连接的一个以上的PHY芯片；每 个PHY芯片包括PHY模块和第一复合处理模块；MAC芯片包括MAC 模块和第二复合处理模块；其中，
每个PHY模块，用于将从自身所属PHY芯片的n个端口接收的n路第 一速率的物理层数据处理完后发送给第一复合理模块；
每个第一复合处理模块，用于将PHY模块发送的来自自身所属PHY芯 片的n个端口的n路第一速率的数据复合成一路第二速率数据后通过PHY 芯片和MAC芯片之间的接口发送给MAC芯片；
第二复合处理模块，用于接收来自PHY芯片的第二速率数据，并解复 合成n路第 一速率的数据后发送给MAC模块；
MAC模块，用于接收来自第二复合处理模块的数据并进行处理。
在图4中，MAC模块，用于将MAC层数据处理完后，发送给第二复 合处理模块；第二复合处理模块，用于将n路第一速率的MAC层数据复合 成一路第二速率数据后通过PHY芯片和MAC芯片之间的接口发送给PHY 芯片；第一复合处理模块，用于接收来自MAC芯片的第二速率数据，并解 复合成n路第一速率的数据后发送给PHY模块；PHY模块，用于接收来自 第一复合处理模块的n路第一速率数据并分别进行处理。
16在图4中，第一复合处理模块，用于以时分复用方式将PHY模块发送 的来自自身所属PHY芯片的n个端口的n路第一速率的数据，以字节或比 特为单位复合成一路第二速率数据；用于将来自MAC芯片的第二速率数据， 以字节或比特为单位解复合成n路第一速率的数据后发送给PHY模块；其 中，第二速率至少为第一速率的n倍。
第二复合处理模块，用于以时分复用方式将n路第一速率的MAC层数 据以字节或比特为单位复合成一路第二速率数据；用于将来自PHY芯片的 第二速率数据，以字节或比特为单位解复合成n路第一速率的数据后发送给 MAC模块。
在图4中，所述第二复合处理模块，进一步用于将来自MAC模块的第 二速率的MAC层数据以数据帧为单位解复合成n路第一速率的MAC层数 据后，再将所述n路第一速率的MAC层数据以字节或比特为单位复合成一 路第二速率数据后通过PHY芯片和MAC芯片之间的接口发送给PHY芯片； 进一步用于在接收来自PHY芯片的第二速率数据，并以字节或比特为单位 解复合成n路第一速率的数据后，以时分复用方式将所述解复合后的n路第 一速率数据以数据帧为单位复合成一路第二速率的数据后发送给MAC模 块。
在图4中，PHY芯片的工作时钟包括第一速率的参考时钟和第二速 率的参考时钟；MAC芯片的工作时钟包括第一速率的参考时钟和第二速
率的参考时钟。
在图4中，所述PHY芯片和MAC芯片之间的接口为RMII、 SMII或
MIL
需要说明的是，为了简单起见，在图4中只画出了一个PHY芯片的内 部结构，而其它PHY芯片的内部结构未画出。
综上所述，本发明这种PHY芯片将从多个端口接收的n路第一速率的 物理层数据复合成一路第二速率的数据并通过PHY芯片和MAC芯片之间 的接口发送给MAC芯片；MAC芯片接收到所述来自PHY芯片的第二速率的数据时，解复合成多路第一速率的数据的技术方案，由于将多路物理层数
据复合成一路数据后通过PHY芯片和MAC芯片之间的Mil传输，因此使 得一个MII接口可以支持多个物理接口 ，进而使得单个MAC芯片能够支持 更大的端口密度，降低了宽带接入到户应用的成本。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护 范围，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等， 均应包含在本发明的保护范围之内。
权利要求
1、一种数据通信方法，其特征在于，该方法包括物理层PHY芯片将从n个端口接收的n路第一速率的物理层数据复合成一路第二速率的数据并通过PHY芯片和媒体访问控制层MAC芯片之间的接口发送给MAC芯片；n为大于1的自然数；MAC芯片接收到所述来自PHY芯片的第二速率的数据时，解复合成n路第一速率的数据。
2、 如权利要求l所述的方法，其特征在于，该方法进一步包括 MAC芯片将n路第一速率的MAC层数据复合成一路第二速率数据并通过PHY芯片和MAC芯片之间的接口发送给PHY芯片；PHY芯片接收到所述来自MAC芯片的第二速率的数据时，解复合成n 路第一速率数据。
3、 如权利要求2所述的方法，其特征在于，所述将n路的第一速率数 据复合成一路的第二速率数据包括以时分复用方式将n路的第一速率数据复合成一路的第二速率数据；其 中，第二速率至少为第一速率的n倍。
4、 如权利要求l所述的方法，其特征在于，所述将n路的第一速率数据复合成一路的第二速率数据包括以时分复 用方式将n路的第一速率数据以字节或比特为单位复合成一路的第二速率 数据；所述MAC芯片接收到来自PHY芯片的第二速率的数据时，解复合成n 路第一速率的数据包括所述MAC芯片接收到来自PHY芯片的第二速率 的数据时，以字节或比特为单位解复合成n路第 一 速率的数据；该方法进一步包括MAC芯片接收到所述来自PHY芯片的第二速率的 数据时，解复合成n路第一速率的数据后，进一步以时分复用方式将解复合 后的n路第 一速率数据以数据帧为单位复合成一路第二速率的数据。
5、 如权利要求l所述的方法，其特征在于，所述PHY芯片的工作时钟包括第一速率的参考时钟和第二速率的参 考时钟；所述MAC芯片的工作时钟包括第 一速率的参考时钟和第二速率的参 考时钟。
6、 一种数据通信方法，其特征在于，该方法包括MAC芯片将n路第一速率的MAC层数据复合成一路第二速率数据并 通过PHY芯片和MAC芯片之间的接口发送给PHY芯片；n为大于1的自 然数；PHY芯片接收到所述来自MAC芯片的第二速率的数据时，解复合成n 路第一速率数据。
7、 如权利要求6所述的方法，其特征在于，该方法进一步包括 PHY芯片将从n个端口接收的n路第一速率的物理层数据复合成一路第二速率的数据并通过PHY芯片和MAC芯片之间的接口发送给MAC芯 片；MAC芯片接收到所述来自PHY芯片的第二速率的数据时，解复合成n 路第一速率的数据。
8、 如权利要求7所述的方法，其特征在于，所述将n路的第一速率数 据复合成一路的第二速率数据包括以时分复用方式将n路的第一速率数据复合成一路的第二速率数据；其 中，第二速率至少为第一速率的n倍。
9、 如权利要求6所述的方法，其特征在于，所述将n路的第一速率数据复合成一路的第二速率数据包括以时分复 用方式将n路的第一速率数据以字节或比特为单位复合成一路的第二速率 数据；所述PHY芯片接收到来自MAC芯片的第二速率的数据时，解复合成n 路第一速率的数据包括所述PHY芯片接收到来自MAC芯片的第二速率 的数据时，以字节或比特为单位解复合成n路第 一 速率的数据；在MAC芯片将n路第一速率的MAC层数据复合成一路第二速率数据 之前，该方法进一步包括MAC芯片将第二速率的MAC层数据以数据帧 为单位解复合成n路第一速率数据的MAC层数据。
10、 如权利要求6所述的方法，其特征在于，所述PHY芯片的工作时钟包括第一速率的参考时钟和第二速率的参 考时钟；所述MAC芯片的工作时钟包括第一速率的参考时钟和第二速率的参 考时钟。
11、 一种以太网设备，其特征在于，该设备包括MAC芯片和与该 MAC芯片连接的一个以上的PHY芯片；每个PHY芯片包括第一复合处 理模块；MAC芯片包括第二复合处理模块；每个第一复合处理模块，用于将来自自身所属PHY芯片的n个端口的 n路第 一速率的数据复合成一路第二速率数据后通过PHY芯片和MAC芯片 之间的接口发送给MAC芯片；n为大于1的自然数；第二复合处理模块，用于接收来自PHY芯片的第二速率数据，并解复 合成n路第一速率的数据。
12、 如权利要求11所述的设备，其特征在于，第二复合处理模块，进一步用于将n路第一速率的MAC层数据复合成 一路第二速率数据后通过PHY芯片和MAC芯片之间的接口发送给PHY芯片；第一复合处理模块，进一步用于接收来自MAC芯片的第二速率数据， 并解复合成n路第一速率的数据。
13、 如权利要求12所述的设备，其特征在于，第一复合处理模块，用于将来自自身所属PHY芯片的n个端口的n路 第一速率的数据以时分复用方式复合成一路第二速率数据；第二复合处理模块，用于将n路第一速率的MAC层数据以时分复用方 式复合成一路第二速率数据；其中，第二速率至少为第一速率的n倍。
14、 一种PHY芯片，其特征在于，该PHY芯片包括第一复合处理模 块，用于将来自自身所属PHY芯片的n个端口的n路第一速率的数据复合 成一路第二速率数据后通过PHY芯片和MAC芯片之间的接口发送给MAC 芯片；n为大于1的自然数。
15、 如权利要求14所述的PHY芯片，其特征在于， 所述第一复合处理模块，进一步用于接收来自MAC芯片的第二速率数据，并解复合成n路第一速率的数据。
16、 如权利要求14所述的PHY芯片，其特征在于，所述第一复合处理 模块，用于以时分复用方式将来自自身所属PHY芯片的n个端口的n路第 一速率的数据，以字节或比特为单位复合成一路第二速率数据。
17、 一种MAC芯片，其特征在于，该MAC芯片包括第二复合处理 模块，用于将n路第一速率的MAC层数据复合成一路第二速率数据后通过 PHY芯片和MAC芯片之间的接口发送给PHY芯片；n为大于1的自然数。
18、 如权利要求17所述的MAC芯片，其特征在于，所述第二复合处 理模块，进一步用于接收来自PHY芯片的第二速率数据，并解复合成n路 第一速率的数据。
19、 如权利要求18所述的MAC芯片，其特征在于，所述第二复合处 理模块，用于以时分复用方式将n路第一速率的MAC层数据以字节或比特 为单位复合成一路第二速率数据；用于接收来自PHY芯片的第二速率数据， 并以字节或比特为单位解复合成n路第一速率的数据。
20、 如权利要求19所述的MAC芯片，其特征在于，所述第二复合处 理模块，进一步用于将第二速率的MAC层数据以数据帧为单位解复合成n 路第一速率的MAC层数据后，再将所述n路第一速率的MAC层数据以字 节或比特为单位复合成一路第二速率数据；进一步用于在接收来自PHY芯 片的第二速率数据，并以字节或比特为单位解复合成n路第一速率的数据 后，以时分复用方式将所述解复合后的n路第一速率数据以数据帧为单位复合成一路第二速率的数据。
全文摘要
本发明公开了一种数据通信方法和一种以太网设备，所述方法包括物理层PHY芯片将从n个端口接收的n路第一速率的物理层数据复合成一路第二速率的数据发送给MAC芯片；n为大于1的自然数；MAC芯片接收到所述来自PHY芯片的第二速率的数据时，解复合成n路第一速率的数据。本发明的技术方案使得以太网设备中的单个MAC芯片能够支持更大的端口密度，降低了宽带接入到户应用的成本。
文档编号H04L29/06GK101437035SQ200810240258
公开日2009年5月20日 申请日期2008年12月18日 优先权日2008年12月18日
发明者洋 于 申请人:杭州华三通信技术有限公司