专利名称：一种高速调制解调器的制作方法
技术领域：
本实用新型涉及通信领域中的一种高速调制解调器，特别适用于 需要传输高速数字信号的无线电数字通信系统中的调制解调器装置。
背景技术：
在很多无线电数字通信系统中，都采用了正交调制解调技术(又
称为IQ调制解调技术)，现有常用的调制方法可分为模拟上变频和数
字上变频两种，而解调方法也可分为模拟下变频和数字下变频两种。
模拟上变频是指由数字器件产生数字化的两路基带信号(I路和Q 路，又称为同相支路和正交支路)，通过数模转换器转换为模拟信号，
然后与本振信号进行正交上变频，产生中频(IF)信号，上变频的整
个过程由模拟器件实现；相应的，模拟下变频是指中频信号与载波 信号进行正交下变频，产生两路模拟基带信号，分别由模数转换器转 换为数字信号，最后送到数字器件进行处理，下变频的整个过程由模 拟器件实现。这种调制解调方法依赖模拟器件，由于模拟器件存在一 些不可避免的先天不足，如直流偏置、IQ不平衡等，性能容易受到 影响。
数字上变频是指基带信号、本振信号以及中频信号均由数字器 件产生，上变频的过程在数字器件中以数学运算实现，只需将产生的
数字化中频信号通过数模转换器转换为模拟信号即可；相应的，数字
下变频是指直接将中频信号通过模数转换器转换为数字信号，送到数字器件中进行数学运算即可完成下变频的过程。这种调制解调方法避免了模拟器件的影响，但受数字器件的规模、效能的制约，不易实现高速的调制解调。
所以，传统的实现方法，用于高速信号的调制解调时都难以取得很好的性能。
发明内容
本实用新型的目的在于避免上述背景技术中的不足而提供一种调制解调性能很好的高速调制解调器。本实用新型基于模拟上下变频的方式，采用数字信号处理算法对模拟器件的不足进行补偿，并采用级联编译码技术进行信道编码和译码，实现了对高速数字信号的调制解调目的。本实用新型具有传输数据速率高、性能好、集成度高、使用方便等特点。
本实用新型的目的是这样实现的它包括调制功能模块100、解
调功能模块200、总线接口模块300、电源模块400。调制功能模块100还包括上变频模块110、调制信号处理模块120;解调功能模块200还包括下变频模块210、解调信号处理模块220;所述的总线接口模块300出端口 1通过信号总线依次串接调制功能模块100中的调制信号处理模块120、上变频模块110后与中频信号出端口 A连接；中频信号入端口 B通过信号线依次串接解调功能模块200中的下变频模块210、解调信号总处理模块220后与总线接口模块300入端口 2连接；总线接口模块300出入端口 3通过数据总线与调制解调器出入端口 C连接；电源模块400出端+V电压端与各部件电源端连接。本实用新型调制功能模块100中的上变频模块110为模拟电路，
调制信号处理模块120)为数字电路；所述的上变频模块110包括正
交上变频器lll、低通滤波器112a、 112b、运算放大器113a、 113b、 数模转换器114、本振115;所述的调制信号处理模块120包括信号 补偿模块121、级联编码模块122;其中级联编码模块122入端1脚 通过信号总线与总线接口模块300出端口 1连接，出端2脚通过信号 总线串接信号补偿模块121后与数模转换器114入端1脚连接；数模 转换器114出端2、 3脚分别依次串接运算放大器113a、 113b、低通 滤波器112a、 112b各入出端l、 2脚后与正交上变频器111入端1、 2脚连接；正交上变频器lll出端3脚与中频信号出端口 A连接、入 端4脚与本振115出端1脚连接;正交上变频器111、低通滤波器112a、 112b、运算放大器113a、 113b、数模转换器114、本振115、信号补 偿模块121、级联编码模块122各入端7脚与电源模块400出端+V电 压端连接、各入端8脚接地端。
本实用新型解调功能模块200中下变频模块210为模拟电路，解 调信号处理模块220为数字电路；所述的下变频模块210包括正交下 变频器211、低通滤波器212a、 212b、运算放大器213a、 213b、模 数转换器214;所述的解调信号处理模块220包括信号补偿模块221、 级联译码模块222、时钟同步模块223、载波同步模块224;其中正 交下变频器211入端1脚与中频信号入端口B连接、出端口2、 3脚 分别依次串接低通滤波器212a、 212b、运算放大器213a、 213b各入 出端l、 2脚后与模数转换器214入端1、 2脚连接、入端4脚与载波同步模块224出端2脚连接；模数转换器214出端3脚通过信号总线与信号补偿模块221入端1脚连接；信号补偿模块221出端2、 4脚通过信号总线分别与级联译码模块222、载波同步模块224各入端1脚连接、出入端3脚与时钟同步模块223出入端1脚连接；级联译码模块222出端2脚通过信号总线与总线接口模块300入端口 2连接；正交下变频器211、低通滤波器212a、 212b、运算放大器213a、 213b、模数转换器214、信号补偿模块221、级联译码模块222、时钟同步模块223、载波同步模块224各入端7脚与电源模块400出端+V电压端连接、各入端8脚接地端。
本实用新型调制信号处理模块120中的信号补偿模块121采用数字补偿方式补偿上变频模块110模拟器件的直流偏置、IQ不平衡。
本实用新型调制信号处理模块120中的级联编码模块122采用内巻积码、外RS码、内外码之间加入巻积交织的级联编码方式进行信道编码。
本实用新型解调信号处理模块220中的信号补偿模块221采用数字补偿方式补偿下变频模块210模拟器件的直流偏置、IQ不平衡。
本实用新型解调信号处理模块220中的级联译码模块222采用内巻积码、外RS码、内外码之间加入巻积交织的级联译码方式进行信道译码。
本实用新型相比背景技术具有如下优点
本实用新型采用了信号补偿模块121、 221，可补偿模拟器件的直流偏置、IQ不平衡等不足，实现了高速信号传输能力，并使调制解调性能很好；本实用新型采用了级联编模块122和级联译码模块222，可减小噪声或干扰的影响，进一步提高了调制解调性能。
图1是本实用新型的功能电原理方框图。图2是本实用新型的电原理方框图。
具体实施方式
参照图1至图2，本实用新型包括调制功能模块100、解调功能模块200、总线接口模块300和电源模块400。图1是本实用新型的功能电原理方框图，实施例按图1连接线路。调制功能模块100的作用是将待调制数据流调制为中频调制信号；解调功能模块200的作用是将待解调中频信号解调为数据流；总线接口模块300的作用是从外部计算机接收待调制数据流并送到调制功能模块100，以及从解调功能模块200接收己解调数据流并送到外部计算机；电源模块400的作用是对整个调制解调器供电。
由于背景技术中所述的原因，单纯采用传统的模拟上下变频或数字上下变频方法，都难以实现高性能的高速调制解调，因此，本实用新型在采用模拟上下变频的基础上，同时针对模拟器件的直流偏置、IQ不平衡等不足，采用数字信号处理的方法进行补偿，以减小模拟器件的不足对性能的影响，此功能在信号补偿模块121， 221中实现。
信号在高速传输时，更容易受到噪声或干扰的影响而降低性能，为了减小这种影响，本实用新型采用内码为巻积码、外码为RS码，并在内码和外码之间加入巻积交织的级联信道编译码方式，此功能在级联编码模块122和级联译码模块222中实现。
本实用新型调制功能模块100由调制信号处理模块120和上变频 模块110组成。调制信号处理模块120的作用是对待调制数据流进行 处理，得到适合调制输出的IQ基带信号，用数字电路实现，它包括 信号补偿模块121和级联编码模块122。级联编码模块122的作用是 接收来自总线接口模块的调制数据流，并对数据流进行信道编码，得 到己编码数据流；信号补偿模块121的作用是对已编码数据流进行补 偿处理，得到数字化I和Q路基带信号，送到上变频模块110。上变 频模块110的作用是将IQ基带信号上变频，得到中频调制信号，用 模拟电路实现，它包括数模转换器114、运算放大器113a、 113b、低 通滤波器112a、 112b、正交上变频器111、本振115。数模转换器114 的作用是将调制信号处理模块产生的数字化的I和Q路基带信号转换 为I和Q路模拟基带信号；运算放大器113a、 113b的作用是将I和 Q路基带信号放大；低通滤波器112a、 112b的作用是滤除放大后的I 和Q路基带信号中的高频分量；正交上变频器111的作用是将I和Q 路基带信号与本振115产生的载波信号正交混频，得到中频调制信号 并输出；本振115的作用是产生混频所需要的载波信号。
本实用新型解调功能模块200由下变频模块210和解调信号处理 模块220组成。下变频模块210的作用将对待解调中频信号下变频， 得到IQ基带信号，用模拟电路实现，它包括正交下变频器211、低 通滤波器212a、 212b、运算放大器213a、 213b、模数转换器214。 正交下变频器211的作用是将接收到的中频调制信号与载波同步模块224产生的载波信号正交混频，得到I和Q两路零中频信号；低通 滤波器212a、 212b的作用是滤除I和Q两路零中频信号中的高频分 量，得到I和Q两路基带信号；运算放大器213a、 213b的作用是对 I和Q两路基带信号放大；模数转换器214的作用是对放大后的I和 Q两路基带信号采样，得到数字化的I和Q路基带信号，送到解调信 号处理模块220。解调信号处理模块220的作用是对IQ基带信号进 行处理，得到已解调数据流，并恢复出同步时钟和同步载波，用数字 电路实现，它包括信号补偿模块221、级联译码模块222、时钟同步 模块223和载波同步模块224。信号补偿模块221的作用是对数字化 的I和Q路基带信号进行补偿，得到IQ数字信号；级联译码模块222 的作用是对IQ数字信号进行信道解码，得到解调数据流，送到总线 接口模块300;时钟同步模块223的作用是从IQ数字信号中恢复出 同步时钟；载波同步模块224的作用是从IQ数字信号中恢复出同步 载波。
图2是本实用新型的电原理方框图，实施例按图2连接线路。实 施例调制功能模块100中的调制信号处理模块120和解调功能模块 200中的解调信号处理模块220采用一片FPGA可编程逻辑器件制作; 调制功能模块100中的上变频模块110的各器件均采用相应的通用模 块电路制作；解调功能模块200中的下变频模块210的各器件均采用 相应的通用模块电路制作。本实用新型总线接口模块300实施例采用 市售接口芯片制作。电源模块400实施例采用市售通用电源模块制 作，其输出+V电压为5V。本实用新型调制功能工作方式为总线接口模块300经数据端口
C接收由外部计算机传来的待调制数据流，传送到级联编码模块122 进行信道编码，然后传送信号补偿模块121进行补偿处理，得到数字 化的I和Q路基带信号，之后经数模转换器114转换为I和Q路模拟 基带信号，经运算放大器113a、 113b放大，再经低通滤波器112a、 112b滤除高频分量，到正交上变频器111中与由本振115产生的本 振信号进行正交上变频，最终得到已调制中频信号，经输出端口A送 到信道设备进行发送。
本实用新型解调功能工作方式为正交下变频器211从输入端口 B接收到信道设备送来的需解调中频信号，与载波同步模块224产生 的载波信号进行正交下变频，得到I和Q路模拟基带信号，经低通滤 波器212a、 212b滤除高频分量，再经运算放大器213a、 213b放大， 通过模数转换器214转换为数字化的I和Q路基带信号，送到信号补 偿模块221进行预处理，然后分别送到载波同步模块224进行同步载 波恢复、时钟同步模块223进行同步时钟恢复、级联译码模块222进 行信道译码，最后得到已解调数据流送到总线接口模块300，经数据 端口 C传送到外部计算机。
本实用新型安装结构如下把图1、图2中的各部件安装在一块 长X宽为120mmX100mm的印制板上，印制板安装在长为125,、高 为15mm、宽为105mm的屏蔽盒内，屏蔽盒侧面安装中频信号输出端A 插座、中频信号输入端B插座、数据端口C插座，组成本实用新型。
权利要求1. 一种高速调制解调器，它包括调制功能模块(100)、解调功能模块(200)、总线接口模块(300)、电源模块(400)，其特征在于调制功能模块(100)还包括上变频模块(110)、调制信号处理模块(120)；解调功能模块(200)还包括下变频模块(210)、解调信号处理模块(220)；所述的总线接口模块(300)出端口1通过信号总线依次串接调制功能模块(100)中的调制信号处理模块(120)、上变频模块(110)后与中频信号出端口A连接；中频信号入端口B通过信号线依次串接解调功能模块(200)中的下变频模块(210)、解调信号总处理模块(220)后与总线接口模块(300)入端口2连接；总线接口模块(300)出入端口3通过数据总线与调制解调器出入端口C连接；电源模块(400)出端+V电压端与各部件电源端连接。
2. 根据权利要求1所述的一种高速调制解调器，其特征在于调制功能模块(100)中的上变频模块(110)为模拟电路，调制信号处理模块(120)为数字电路；所述的上变频模块(110)包括正交上变频器(111)、低通滤波器(112a、 112b)、运算放大器(113a、 113b)、数模转换器(114)、本振(115);所述的调制信号处理模块(120)包括信号补偿模块(121)、级联编码模块(122);其中级联编码模块(122)入端1脚通过信号总线与总线接口模块(300)出端口 1连接，出端2脚通过信号总线串接信号补偿模块(121)后与数模转换器(114)入端l脚连接；数模转换器(114)出端2、 3脚分别依次串接运算放大器(U3a、 113b)、低通滤波器(112a、 112b)各入出端，1、 2脚后与正交上变频器(111)入端1、 2脚连接；正交上变频器(111)出端3脚与中频信号出端口 A连接、入端4脚与本振(115)出端l脚连接；正交上变频器(111)、低通滤波器(U2a、 112b)、运算放大器(113a、 113b)、数模转换器(114)、本振(115)、信号补偿模块(121)、级联编码模块(122)各入端7脚与电源模块(400)出端+V电压端连接、各入端8脚接地端。
3.根据权利要求1或2所述的一种高速调制解调器，其特征在于解调功能模块(200)中下变频模块(210)为模拟电路，解调信号处理模块(220)为数字电路；所述的下变频模块(210)包括正交下变频器(211)、低通滤波器(212a、 212b)、运算放大器(213a、213b)、模数转换器(214);所述的解调信号处理模块(220)包括信号补偿模块(221)、级联译码模块(222)、时钟同步模块(223)、载波同步模块(224);其中正交下变频器(211)入端1脚与中频信号入端口 B连接、出端口 2、3脚分别依次串接低通滤波器(212a、212b)、运算放大器(213a、 213b)各入出端l、 2脚后与模数转换器(214)入端l、 2脚连接、入端4脚与载波同步模块(224)出端2脚连接；模数转换器(214)出端3脚通过信号总线与信号补偿模块(221)入端l脚连接；信号补偿模块(221)出端2、 4脚通过信号总线分别与级联译码模块(222)、载波同步模块(224)各入端1脚连接、出入端3脚与时钟同步模块(223)出入端1脚连接；级联译码模块(222)出端2脚通过信号总线与总线接口模块(300)入端口 2连接；正交下变频器(211)、低通滤波器(212a、 212b)、运算放大器(213a、213b )、模数转换器(214)、信号补偿模块(221)、级联译码模块(222 )、时钟同步模块(223)、载波同步模块(224)各入端7脚与电源模块(400)出端+V电压端连接、各入端8脚接地端。
4. 根据权利要求3所述的一种高速调制解调器，其特征在于调制信号处理模块(120)中的信号补偿模块(121)采用数字补偿方式补偿上变频模块(110)模拟器件的直流偏置、IQ不平衡。
5. 根据权利要求4所述的一种高速调制解调器，其特征在于调制信号处理模块(120)中的级联编码模块(122)采用内巻积码、外RS码、内外码之间加入巻积交织的级联编码方式进行信道编码。
6. 根据权利要求5所述的一种高速调制解调器，其特征在于解调信号处理模块(220)中的信号补偿模块(221)采用数字补偿方式补偿下变频模块(210)模拟器件的直流偏置、IQ不平衡。
7. 根据权利要求6所述的一种高速调制解调器，其特征在于解调信号处理模块(220)中的级联译码模块(222)采用内巻积码、外RS码、内外码之间加入巻积交织的级联译码方式进行信道译码。
专利摘要本实用新型公开了一种高速调制解调器，它涉及通信领域中一种调制解调器装置。它由调制功能模块、解调功能模块、总线接口模块和电源模块等部件组成。本实用新型中上变频模块和下变频模块采用模拟器件实现，并在信号处理模块中采用信号补偿模块来补偿模拟器件的直流偏置、IQ不平衡等不足，能取得很好的性能，实现了高速信号的调制解调目的；在信号处理模块中采用级联编码模块和级联译码模块分别进行信道编码和译码，进一步提高了调制解调性能。本实用新型具有传输数据速率高、性能好、集成度高、使用方便等优点，特别适用于需要传输高速数字信号的无线电数字通信系统中的调制解调器装置。
文档编号H04B1/00GK201270505SQ20082010623
公开日2009年7月8日 申请日期2008年10月22日 优先权日2008年10月22日
发明者宋广怡, 彭继强, 波 杨, 田志江, 白运芳 申请人:中国电子科技集团公司第五十四研究所