专利名称：串行数据通信系统及串行数据通信方法
技术领域：
本发明涉及时钟同步型的串行数据通信系统及串行数据通信方法。另外，本发明涉及从主装置向从装置发送时钟信号并且能够在该主装置与该从装置之间进行串行数据 的双向通信的串行数据通信系统及串行数据通信方法。
背景技术：
以往，时钟同步型的串行数据通信系统和/或串行数据通信方法在各种设备中使 用。在这样的串行数据通信的情况下，接收数据的一侧(从装置)需要检测数据接收的结 束。以下，作为以往例1 3进行说明。<以往例1>图5是示出串行数据通信系统的以往结构的一例的方框图，图中的符号12表示主 装置，符号13表示从装置，符号14表示生成时钟信号CLK的时钟发生部，符号15表示用于 发送该时钟信号CLK的时钟线，符号16表示用于发送串行数据TxD的数据线。在图示的系 统中，从主装置12向从装置13发送时钟信号CLK，并且以与该时钟信号CLK同步的形式发 送串行数据TxD。该串行数据TxD，如图6所示，在数据主体datal、data2、data3之前附加 STX (文本开始的控制码)，在数据主体datal、data2、data3之后附加ETX (文本结束的控制 码)，从装置13若识别出STX则开始接收，并将各数据保存到接收缓冲器(未图示)中，若 识别出ETX则禁止接收，进行命令处理(例如，参照专利文献1)。<以往例2>图7是示出串行数据通信系统的以往结构的另一例的方框图。在图示的系统中， 构成为在时钟线15及数据线16以外设置握手线17，利用该握手线17向从装置13通知通 信的结束(即，通信期间)。另外，对于与图5相同的部分标注相同符号，并省略重复说明。<以往例3>图8是示出串行数据通信系统的以往结构的又一例的方框图。在该系统中，构成 为设置有计时器18，从装置13进行从开始数据的接收的时刻(或者，最后的字符数据接 收)开始的计时，在即使经过预定时间也无法识别出ETX的情况下强制结束数据接收，而进 行错误处理(例如，参照专利文献2)。同样，对于与图5相同的部分标注相同符号，并省略 重复说明。以往，时钟同步型的串行数据通信系统和/或串行数据通信方法在各种设备中使 用。以下，说明该通信系统的代表的以往结构。〈以往例4>图13是示出串行数据通信系统的以往结构的一例的方框图，图中的符号112表示 主装置，符号113表示从装置，符号114表示生成时钟信号的时钟发生部，符号115表示用 于发送串行数据TxD的数据线，符号117表示用于发送时钟信号CLK的时钟线。在图示的 系统中，从主装置112向从装置113发送时钟信号CLK，并且以与该时钟信号CLK同步的形 式发送串行数据TxD。
但是，对于不仅能够进行从主装置112向从装置113的串行数据发送、而且还能够 从从装置113向主装置112进行串行数据发送的通信系统，提出了各种结构(例如，参照专 利文献3及4)。〈以往例5>图14是示出串行数据通信系统的以往结构的另一例的方框图，图中的符号122表示主装置，符号123表示从装置，符号124表示生成时钟信号的时钟发生部，符号125表示 用于从主装置122向从装置123发送串行数据TxD的数据线，符号126表示用于从从装置 123向主装置122发送串行数据RxD的数据线，符号127表示用于从主装置122向从装置 123发送时钟信号CLKl的时钟线，符号128表示握手线。在图示的通信系统中，主装置122 对从装置123发送接收用的时钟信号CLK1，从装置123在发送数据的准备完成的定时，经由 握手线128向主装置122通知处于可发送的状态的内容，接收到该通知，主装置122对从装 置123发送接收用时钟信号CLK1。由此，在与时钟信号CLKl同步的状态下，串行数据RxD 从从装置123发送至主装置122。〈以往例6>图15是示出串行数据通信系统的以往结构的又一例的方框图。另外，对于与图14 相同的部分标注相同符号，并省略重复说明。在图示的通信系统中，构成为在从装置123 侧设置生成时钟信号CLK2的时钟发生部130，经由握手线131 (或时钟信号发送专用的线) 从从装置123向主装置122发送时钟信号CLK2。由此，在与该时钟信号CLK2同步的状态 下，从从装置123向主装置122发送串行数据RxD。专利文献1 特开平05-134736公报专利文献2 特开平10-200602号公报专利文献3 特开平06-243052号公报专利文献4 特开2003-163653号公报但是，虽然从主装置12向从装置13的串行数据TxD的发送，如上所述与时钟信 号CLK同步地进行，但是在如图1(a)中符号TxD2所示、该串行数据中附着有无用数据(参 照符号8)的情况下，有可能产生同步偏离而串行数据本身移位的情况(参照At)。若在 上述以往例1的系统中发生这样的移位，则ETX也移位而无法被从装置13识别，从而存在 着数据接收结束的处理不被进行从而数据等待的状态始终持续的问题。另外，在上述以往 例3的情况下，虽然由于用计时器18进行计时所以可避免这样的情况，但是直至计时结束 为止都处于数据等待的状态，从而存在着直至识别出通信错误而返回为止的时间变长的问 题。另外，在该以往例的情况下，必须增加计时器，从而存在着系统本身的结构变得复杂且 成本也上升这样的问题。另一方面，在上述以往例2的情况下，虽然由于能够利用握手线17即时地获知数 据结束，所以能够缩短直至返回为止的时间，但是存在着为了增加握手线17而系统的结构 变得复杂且成本也上升的问题。另外，在上述以往例4那样的系统中，即使要从从装置113向主装置112发送串行 数据，也存在着不能取得与时钟信号CLK的同步而无法进行数据的识别的问题。S卩，虽然从 主装置112向从装置113以一定的间隔发送时钟信号CLK，但是从装置113(与该时钟信号 CLK无关地)在数据发送的准备完成的阶段开始该发送。并且，若从装置113从时钟的中途开始发送数据(即，若例如不从8位构成的时钟的最开头开始发送数据，而从第4位开始发 送数据)，则各数据不能在1个时钟内送出，而是跨2个时钟送出，从而在主装置112侧无法 识别各数据。另外，在主装置112无法识别ETX的情况下，将无法通知数据结束，从而数据 等待的状态将始终持续。另外，虽然在如上述以往例5和/或以往例6那样设置了握手线128、时钟发生部 130等的情况下，主装置122能够通知数据结束，但是存在着为了设置握手线、时钟发生部 等而结构变得复杂且成本也增加的问题
发明内容
本发明的目的在于提供能够解决上述的各问题的串行数据通信系统及串行数据 通信方法。本发明的串行数据通信系统，与时钟信号同步地从主装置向从装置发送串行数 据，其特征在于上述主装置被构成为发送串行数据，该串行数据构成为将连续并且相同构 成的2字节以上的虚设数据附加到数据主体之后；上述从装置在识别出上述虚设数据的情 况下判断为数据发送结束。本发明的特征在于，上述2字节以上的虚设数据的对应位全部是相同的值。本发明的串行数据通信方法，与时钟信号同步地从主装置向从装置发送串行数 据，其特征在于，在该方法中上述主装置发送串行数据，该串行数据构成为将连续并且相 同构成的2字节以上的虚设数据附加到数据主体之后；上述从装置在识别出上述虚设数据 的情况下判断为数据发送结束。本发明的特征在于，上述2字节以上的虚设数据的对应位全部是相同的值。本发明的串行数据通信系统，从主装置向从装置发送时钟信号并且能够在该主装 置与该从装置之间进行串行数据的双向通信，其特征在于上述从装置在发送了串行数据 之后设为数据发送禁止，将端子的状态固定为高电平或低电平；上述主装置在识别出上述 端子的状态以外的信号的情况下设为接收开始而接收来自上述从装置的数据，在识别出表 示上述端子的状态的信号的情况下设为接收禁止而进行数据的分析。本发明的特征在于，上述主装置根据识别出表示上述端子的状态的信号的情况， 计算来自上述从装置的数据的移位量。本发明的串行数据通信方法，从主装置向从装置发送时钟信号并且能够在该主装 置与该从装置之间进行串行数据的双向通信，其特征在于，在该方法中上述从装置在发送 了串行数据之后设为数据发送禁止，将端子的状态固定为高电平或低电平；上述主装置在 识别出上述端子的状态以外的信号的情况下设为接收开始而接收来自上述从装置的数据， 在识别出表示上述端子的状态的信号的情况下设为接收禁止而进行数据的分析。本发明的特征在于，上述主装置根据识别出表示上述端子的状态的信号的情况， 计算来自上述从装置的数据的移位量。根据本发明，即使在向从装置发送的数据因噪音等的影响而移位了的情况下(时 钟误工作的情况下)或成乱码而无法识别出ETX的情况下，也能够识别出虚设数据而获知 串行数据的发送的结束，从而进行适当的处理。根据本发明，即使在无法取得主装置所接收的串行数据与时钟信号的同步的情况下或因噪音等的影响而无法识别出ETX的情况下，也能够识别出虚设数据而获知串行数据 的发送的结束，从而对各接收数据进行分析。
图1(a)是用于说明来自主装置的串行数据移位了的状态的图，图1(b)是用于说 明数据接收结束时的作用的示意图。图2是示出本发明的串行数据通信系统的结构的一例的方框图。图3是示出时钟信号的波形的一例的波形图。图4是示出本发明的串行数据通信方法的一例的图。图5是示出串行数据通信系统的以往结构的一例的方框图。图6是示出串行数据的以往结构的一例的数据构成图。图7是示出串行数据通信系统的以往结构的另一例的方框图。图8是示出串行数据通信系统的以往结构的又一例的方框图。图9(a)是用于说明来自从装置的串行数据移位了的状态的图，图9(b)是用于说 明数据接收结束时的作用的示意图。图10是示出本发明的串行数据通信系统的结构的一例的方框图。图11是示出时钟信号的波形的一例的波形图。图12是示出本发明的串行数据通信方法的一例的图。图13是示出串行数据通信系统的以往结构的一例的方框图。图14是示出串行数据通信系统的以往结构的另一例的方框图。图15是示出串行数据通信系统的以往结构的又一例的方框图。符号说明1串行数据通信系统，2主装置，3从装置，101串行数据通信系统，102主装置，103 从装置，CLK时钟信号，datal、data2、data3数据主体，dummy虚设数据，RxD串行数据，TxD 串行数据，At数据的移位量。
具体实施例方式以下，根据图1至图4说明用于实施本发明的最佳方式。在此，图1(a)是用于说 明来自主装置的串行数据移位了的状态的图，图1(b)是用于说明数据接收结束时的作用 的示意图。另外，图2是示出本发明的串行数据通信系统的结构的一例的方框图，图3是示 出时钟信号的波形的一例的波形图，图4是示出本发明的串行数据通信方法的一例的图。本发明的串行数据通信系统，在图2中由符号1所例示，具备·主装置2 ；·从装置3 ；·时钟发生部4，其设置在主装置2中且生成时钟信号CLK ；·数据线5，其介于上述主装置2与上述从装置3之间安装，进行从上述主装置2 向上述从装置3的串行数据TxD的发送；·时钟线6，其介于上述主装置2与上述从装置3之间安装，将来自上述时钟发生 部4的时钟信号CLK发送至上述从装置3，并且，该串行数据通信系统构成为从上述主装置2向上述从装置3发送时钟信号CLK，并且与该时钟信号CLK同步地发送串行数据TxD。并且，上述的串行数据TxD，如图1(a)中符号TxDl所例示，至少包括数据主体datal data3和2字节以上的虚设数据dummy、dummy。这些2字节以上的虚设数据dummy、 dummy具有相同构成(即，例如如0xFF、0xFF、...或0χ00、0χ00、...那样，各虚设数据的对 应位全部是相同值)，处于上述数据主体datal data3之后，且连续地被附加。另外，也 可以在数据主体datal data3之前附加STX(文本开始的控制码)，在数据主体datal data3与上述虚设数据dummy之间附加ETX(文本结束的控制码)。另外，在用二进制码 进行通信的情况下，需要在数据主体datal、...等中不使用虚设数据，但是在用字符码(7 位-ASCII码)进行通信的情况下，没有这样的限制。进而，时钟信号CLK，如图3所详示，可 以构成为每固定的间隔Δ T(例如，40 μ秒)地发送多个位(例如，8位)的时钟C，但是如 果主装置及从装置的电路的性能优异，则也可以设为ΔΤ = 0μ秒(即，使时钟C连续)。一方的从装置3可以如下构成。艮P，(a)在识别出上述虚设数据(OxFF或0x00)及ETX以外的信号的情况下设为接收开始，接收来自上述主装置2的数据(例如，参照图4的符号Si)。(b)在接收开始的情况下，将接收到的各数据保存在接收缓冲器中(参照该图的符号S2)。(c)在识别出ETX的情况下判断为数据发送结束，设为接收禁止，进行命令处理(参照图4的符号S3)。(d)在识别出上述虚设数据(例如，OxFF或0x00)的情况下，设为接收禁止，并且 处理存储在接收缓冲器中的数据(例如，将该数据作为无效数据包而丢弃)，在等待一定时 间后，许可接收。另外，在该接收到的数据仅移位了的情况下(即，在如图1(a)中符号8所 示、仅在数据的开头附加无用数据从而数据整体移位了的情况下)，可以不丢弃数据，而检 测移位量且进行数据的分析(详细情况后面描述)。另外，本发明的串行数据通信方法是与时钟信号CLK同步地将串行数据TxD从主 装置2发送至从装置3的方法，该主装置2向上述从装置3发送上述的构成的串行数据TxD， 上述从装置3在识别出上述虚设数据dummy的情况下判断为数据发送结束。主装置2向从装置3的串行数据的发送，如上所述与时钟信号CLK同步地进行，但 是在如图1(a)中符号TxD2所示、在该串行数据中附着有无用数据(参照符号8)的情况下， 有可能产生同步偏离而串行数据本身移位的情况(即，1字符的时钟的开始的定时tl与数 据的接收开始的定时t2偏离)。以下，关于此时的作用，根据图1及图4进行说明。在图1 (a)中符号Al所示的期间，从装置3接收无用数据8和STX的一部分，但是 由于这样接收的数据既不是虚设数据dummy也不是ETX，所以按照上述(a)的条件而成为接 收开始，从而开始数据的获取。然后，在符号A2、A3、A4所示的期间，接收移位了的状态的各 数据(参照图4的符号S2)。进而，在符号A5所示的期间，接收某一数据和ETX的一部分，但是由于数据已移 位，所以无法识别为ETX，从而，不判断为数据结束(参照上述(c))。在下一期间A6，虽然 ETX的剩余部分和虚设数据OxFF的一部分被接收，但是由于在该情况下也是既无法识别为 ETX也无法识别为虚设数据OxFF，所以不判断为数据结束(参照上述(c) (d))。但是，在符 号A7所示的期间，由于接收到第1个虚设数据OxFF的一部分和第2个虚设数据OxFF的一部分，所以从装置3能够识别出虚设数据OxFF，由此，能够获知全部数据的接收结束。但是，由于这样接收的数据仅进行了移位，所以若作为无效数据包丢弃，则数据发送接收将变 得徒劳。因而，可以用适当的方法求取数据的移位量而进行数据分析。另外，从装置3可以 在识别出虚设数据OxFF的时刻设为接收禁止，在等待一定时间后许可接收。该接收许可必 须在不接收时钟信号CLK的期间进行。在图4所示的例子中，主装置2输出第2虚设数据 dummy (参照符号S5)后，为了前进至自从装置3的数据接收，在100 μ秒期间不输出时钟信 号，但是在上述无效数据包的情况下，可以在该期间进行接收许可。经过上述100μ秒后， 主装置2为了自从装置3接收数据而输出时钟信号，但是由于进行了接收许可的从装置3 不进行数据发送，所以其端子的状态Ckimmy(OxFF)被主装置2接收。另外，即使接收到该数 据OxFF，根据上述(a)也不成为接收开始，从而该数据OxFF不被保存而被丢弃。但是，在如 上所述求取移位量而进行数据的分析的情况下，需要能够识别数据的开头(换言之，虚设 数据dummy与串行数据TxD的边界)。在图1及图4所示的例子中，由于虚设数据OxFF的 最终位是“1”，串行数据TxD的最开头的位(即，STX(0x02)的最开头的位)是“0”，所以无 论是LSB优先还是MSB优先都能够识别其边界，能够进行上述那样的数据分析。即，为了能 够识别该边界，需要选择串行数据的开头的数据和虚设数据。但是，如果来自主装置2的串行数据未如TxD2那样移位而能够以TxDl的状态适 当地接收，则在A5的期间，ETX将被识别出，从而能够获知全部数据的接收结束。另外，从装 置3在结束了全部数据的接收后，设为接收禁止并且进行命令处理(参照图4的符号S3)。 然后，主装置2在如上所述输出了第2虚设数据dummy (参照符号S5)之后，在一定时间禁 止时钟的输出。根据本发明，由于相同构成的2字节以上的虚设数据dummy连续地配置，而且，从 装置3在识别出该虚设数据dummy的情况下立即设为接收禁止，所以即使在向从装置3发 送的数据因噪音等的影响而移位了的情况下(时钟误工作的情况下)或成乱码而无法识别 出ETX的情况下，也能够识别出虚设数据dummy而获知串行数据TxD的发送结束，从而进行 适当的处理。另外，根据本发明，由于无需设置握手线(参照图7的符号17)和/或计时器 (参照图8的符号18)，所以能够相应地抑制成本。进而，在使用该计时器18的类型的系统 中，数据等待的状态持续到计时结束为止，但是根据本发明，通过虚设数据dummy的识别能 够即时地进行是否无效数据包的内容的判定，能够缩短直至识别出通信错误而返回为止的 时间。另外，根据本发明，能够仅改变现有的串行数据通信系统的软件而简单地构建上述那 样的系统。进而，由于该算法简单，所以即使CPU不是高速高功能的CPU也可以，也不需要 CPU的替换等。以下，根据图9至图12说明用于实施本发明的另一最佳方式。在此，图9(a)是用 于说明来自从装置的串行数据移位了的状态的图，图9(b)是用于说明数据接收结束时的 作用的示意图。另外，图10是示出本发明的串行数据通信系统的结构的一例的方框图，图 11是示出时钟信号的波形的一例的波形图，图12是示出本发明的串行数据通信方法的一 例的图。本发明的串行数据通信系统，在图10中由符号101所例示，具备·主装置 102 ；·从装置 103 ；
·时钟发生部104，其设置在主装置102中且生成时钟信号CLK ；
·第1数据线105，其介于上述主装置102与上述从装置103之间安装，进行从上 述主装置102向上述从装置103的串行数据TxD的发送；·第2数据线106，其介于上述主装置102与上述从装置103之间安装，进行从上 述从装置103向上述主装置102的串行数据RxD的发送；·时钟线107，其介于上述主装置102与上述从装置103之间安装，将来自上述时 钟发生部104的时钟信号CLK发送至上述从装置103，并且，该串行数据通信系统构成为从 上述主装置102向上述从装置103发送时钟信号CLK，并且能够在该主装置102与该从装置 103之间进行串行数据的双向通信。另外，串行数据RxD，如图9(a)所例示，可以包括STX(文本开始的控制码)、数据 主体dataUdata2, data3和ETX(文本结束的控制码)。另外，时钟信号CLK，如图11所详 示，可以构成为每固定的间隔ΔΤ(例如，40μ秒)地发送多个位(例如，8位)的时钟C， 但是如果主装置及从装置的电路的性能优异，则也可以设为ΔΤ = 0μ秒(S卩，使时钟C连 续)。上述的从装置103构成为发送串行数据RxD(参照图12的符号S13、S14、S15)，然 后设为数据发送禁止而将端子的状态固定为高电平OxFF或低电平0x00 (参照该图的符号 S16、S17。以下，将表示该端子的状态的信号设为“虚设数据”)。即，在本发明的串行数据 通信系统101中，不在从装置103向主装置102发送的串行数据RxD的最后部分附加虚设 数据dummy，而若从装置103的端子的状态(不发送数据的期间的端子的状态)为H则在主 装置102侧将虚设数据dummy定义为OxFF，若该从装置103的端子的状态(不发送数据的 期间的端子的状态)为L则在主装置102侧将虚设数据dummy定义为0x00。另一方的主装置102如下构成。(a)在识别出虚设数据(OxFF或0x00)及ETX以外的信号的情况下设为接收开始， 接收来自上述从装置103的数据(例如，参照图12的符号S13)。(b)在接收开始的情况下，将接收到的各数据保存在接收缓冲器中。(c)在识别出ETX或者虚设数据(OxFF或0x00)的情况下设为接收禁止，进行数据 的分析(参照图12的符号S15、S16、S17)。在本发明的串行数据通信系统101中，在从从装置103向主装置102发送串行数 据RxD的情况下，不构成为取得与时钟信号CLK的同步，而是该串行数据RxD的发送由从装 置103在发送的准备完成的阶段(任意的定时)进行。从而，如图9(a)中符号RxD2所示， 有可能产生在从时钟信号CLK偏离的状态下接收串行数据RxD的情况(即，1字符的时钟的 开始的定时tl与数据的接收开始的定时t2偏离)。以下，关于此时的作用进行说明。从装置103直至向主装置102开始发送串行数据RxD为止，如上所述，其端子的 状态固定(例如，OxFF)，主装置102接收该端子的状态作为数据(参照图12的符号S11、 S12)。在该状态下，根据上述(a)的条件，不成为接收开始，从而虚设数据dummy不被保存 而被丢弃。另外，从主装置102向从装置103经由上述时钟线107发送时钟信号CLK。并且，在图9 (a)中符号Al所示的期间，例如，设为从8位的时钟信号内的第4位 开始发送来STX。在该情况下，第1 3位的数据(参照符号108)被识别为无用数据，在 第4 8位中接收STX的一部分，但是由于这样接收的数据既不是虚设数据dummy也不是ETX，所以根据上述(a)的条件而成为接收开始，从而开始数据的获取。然后，在符号A2、A3、 A4所示的期间，接收移位了的状态的各数据(参照图12的符号S14)。进而，在符号A5所示的期间，接收某一数据和ETX的一部分，但是由于数据已移位，所以无法识别为ETX，从而，不判断为数据结束。在下一期间A6，虽然ETX的剩余部分和 虚设数据OxFF的一部分被接收，但是由于在该情况下也是既无法识别为ETX也无法识别为 虚设数据OxFF，所以不判断为数据结束。但是，在符号A7所示的期间，由于接收到第1个虚 设数据OxFF的一部分和第2个虚设数据OxFF的一部分，所以主装置102能够识别出虚设数 据OxFF，由此，能够获知全部数据的接收结束。在该情况下，上述主装置102可以识别上述 虚设数据OxFF而进行位分析，计算来自上述从装置103的数据的移位量(参照图9(a)的符 号Δ t)。另外，也可以使用与虚设数据分开定义的同步用代码来计算移位量At。通过这样 获知移位量△ t，能够组构字节数据。另外，在这样进行数据的分析的情况下，需要能够识别 数据的开头(换言之，虚设数据dummy与串行数据RxD的边界)。在图9及图12所示的例 子中，由于虚设数据OxFF的最终位是“1”，串行数据RxD的最开头的位(即，STX(0x02)的 最开头的位)是“0”，所以无论是LSB优先还是MSB优先都能够识别其边界，能够进行上述 那样的数据分析。即，为了能够识别该边界，需要选择串行数据的开头的数据和虚设数据。 并且，在组构了字节数据后，可以用适当的方法进行该数据是否适合的分析。但是，如果来自从装置103的串行数据未如RxD2那样移位而能够以RxDl的状态 适当地接收，则在A5的期间，ETX将被识别出，从而能够获知全部数据的接收结束。另外， 在主装置102结束了全部数据的接收后(参照图12的符号S15、S16、S17)，时钟信号CLK 的输出在一定期间(例如，150 μ秒)被禁止。进而，在用二进制码进行通信的情况下，需 要不在数据主体datal、...等中使用虚设数据，另外，在相邻的数据主体(例如，datal和 data2)的组合中，需要不出现与虚设数据相同的代码。在将虚设数据dummy设为OxFF并使 用字符码(7位-ASCII码)从LSB开始发送的情况下，由于没有这样的限制，所以适合于采 用本系统的通信。根据本发明，即使在未取得串行数据RxD与时钟信号CLK的同步而串行数据RxD 移位了的情况下或者因噪音等的影响而无法识别出ETX的情况下，也能够识别出虚设数据 dummy而获知串行数据RxD的发送结束，从而对各接收数据进行分析。另外，根据本发明，由 于无需设置握手线(参照图14的符号128)和/或时钟发生部(参照图15的符号130)， 所以能够相应地抑制成本。进而，根据本发明，由于即使在因数据的移位和/或噪音等的影 响而无法识别出ETX的情况下，也能够通过识别出虚设数据dummy而即时地获知数据的结 束，所以主装置102也不会成为数据等待的状态(即，为了接收最终数据而设置超时期间， 不必持续送出时钟信号CLK直到接收该最终数据为止)，从而能够缩短直至识别出通信错 误而返回为止的时间。另外，根据本发明，由于不是在数据接收中随时检查各位来组构字节 数据，而是在数据接收结束后组构字节数据，所以可进行花费时间的分析，从而能够使用低 速的CPU，能够使装置变得低价。本发明的串行数据通信方法，从主装置102向从装置103发送时钟信号CLK，并且 能够在该主装置102与该从装置103之间进行串行数据的双向通信，其特征在于，上述从装 置103在发送串行数据RxD之后设为数据发送禁止而将端子的状态固定为高电平OxFF或 低电平0x00，上述主装置102在识别出上述端子的状态以外的信号的情况下设为接收开始而接收来自上述从装置103的数据，在识别出表示上述端子的状态的信号dummy的情况下 设为接收禁止而进行数据的分析。
在该情况下，上述主装置102可以根据识别出上述信号dummy的情况，计算来自上 述从装置103的数据的移位量At。产业上的利用可能性本发明的串行数据通信系统及串行数据通信方法，能够用于进行数据通信的所有 设备。
权利要求
一种串行数据通信系统，其与时钟信号同步地从主装置向从装置发送串行数据，其特征在于上述主装置被构成为发送串行数据，该串行数据构成为将连续并且相同构成的2字节以上的虚设数据附加到数据主体之后；上述从装置在识别出上述虚设数据的情况下判断为数据发送结束。
2.权利要求1所述的串行数据通信系统，其特征在于上述2字节以上的虚设数据的对应位全部是相同的值。
3.一种串行数据通信方法，其与时钟信号同步地从主装置向从装置发送串行数据，其 特征在于，在该方法中上述主装置发送串行数据，该串行数据构成为将连续并且相同构成的2字节以上的虚 设数据附加到数据主体之后；上述从装置在识别出上述虚设数据的情况下判断为数据发送结束。
4.权利要求3所述的串行数据通信方法，其特征在于上述2字节以上的虚设数据的对应位全部是相同的值。
5.一种串行数据通信系统，其从主装置向从装置发送时钟信号并且能够在该主装置与 该从装置之间进行串行数据的双向通信，其特征在于上述从装置在发送了串行数据之后设为数据发送禁止，将端子的状态固定为高电平或 低电平；上述主装置在识别出上述端子的状态以外的信号的情况下设为接收开始而接收来自 上述从装置的数据，在识别出表示上述端子的状态的信号的情况下设为接收禁止而进行数 据的分析。
6.权利要求5所述的串行数据通信系统，其特征在于上述主装置根据识别出表示上述端子的状态的信号的情况，计算来自上述从装置的数 据的移位量。
7.一种串行数据通信方法，其从主装置向从装置发送时钟信号并且能够在该主装置与 该从装置之间进行串行数据的双向通信，其特征在于，在该方法中上述从装置在发送了串行数据之后设为数据发送禁止，将端子的状态固定为高电平或 低电平；上述主装置在识别出上述端子的状态以外的信号的情况下设为接收开始而接收来自 上述从装置的数据，在识别出表示上述端子的状态的信号的情况下设为接收禁止而进行数 据的分析。
8.权利要求7所述的串行数据通信方法，其特征在于上述主装置根据识别出表示上述端子的状态的信号的情况，计算来自上述从装置的数 据的移位量。
全文摘要
本发明在从主装置向从装置发送串行数据时，能够即时地获知通信错误。在从主装置向从装置发送的串行数据中，以2字节以上连续的方式附加有相同构成的虚设数据，从装置在识别出虚设数据的情况下，进行通信错误处理。在此，若因噪音等的影响而串行数据发生了移位，则“文本结束的控制码(ETX)”也因为移位而不被识别出，从而不进行数据接收结束的处理。但是，在其后的期间，由于接收第1个虚设数据的一部分和第2个虚设数据的一部分而识别出1个虚设数据，所以从装置能够即时地进行通信错误处理。
文档编号H04L25/38GK101803269SQ20088010772
公开日2010年8月11日 申请日期2008年9月17日 优先权日2007年9月18日
发明者小出宏之 申请人:兴和株式会社