专利名称：一种电源线斩波通讯收发电路的制作方法
技术领域：
本发明涉及一种低压直流电源线与数据信号线同时传输的电路，属于通信与 现场总线传输技术领域。
背景技术：
在工业控制，只能楼宇，设备监控等领域，大量存在将现场分散的监测点和
控制点通过总线技术进行连接的需求。目前常用的总线技术有RS485, CAN， ProfiBus等。与集中式的星型连线相比，总线方式可大大减少连线的总长度和布 线的复杂度。每个总线模块的接口只需两对线 一对电源线和一对信号线。
为了进一步减少连线，目前也有通过一对线同时传输信号和电源的技术。这 些技术一般是采用在电源线上进行载波信号叠加的方法。釆用这种方法存在以 下缺点:l、成本增加；2、传输距离和传输速度受到限制；3、总线上节点数受限; 4、对电源和接收设备的性能要求增加。因此，设计一种低成本的简单的电源线 通信收发电路成为需要。
发明内容
本发明的目的是提供一种在一对线上能同时实现电源供应和数据信号传输 的电源线斩波通信收发电路。
本发明的电源线斩波通信收发电路包括主机电路和从机电路两个部分；主 机电路包括第一微处理器，直流电源，第一稳压芯片，由第一电阻、第一场效 应晶体管、第一二极管、第一电感、第二场效应晶体管组成的电子开关逻辑电 路，由第一三极管、第二三极管、第三三极管、第二电阻和第三电阻构成的第 一驱动电路，由第四三极管和第五三极管构成的第二驱动电路，由第二二极管、 第一稳压管、第六电阻和第二电容组成的电压尖峰吸收电路，第二三极管的基 极和第三三极管的基极分别与第一微处理器的两个输出口相连，第二三极管的 发射极和第三三极管的发射极均接地，第二三极管的集电极通过第二电阻与第 一场效应晶体管的门极和第一三极管的集电极共连，第一三极管的基极通过第 三电阻与第三三极管的集电极相连，第一三极管的发射极与直流电源的正端、
第一电阻的一端和第一稳压芯片的输入端共接，第一稳压芯片的输出端与第一 微处理器的电源端相连，第一场效应晶体管的源极通过第一电阻与直流电源的 正端相连，第一场效应晶体管的漏极与第一二极管的阴极和第一电感的一端共 接，第一二极管的阳极接地，第一电感的另一端与第二场效应晶体管的漏极、200910100213.0
电源通信总线的正端以及第四电阻的一端共接，第二场效应晶体管的源极接地， 并和电源通信总线的负端相连，第二场效应晶体管的门极与第四三极管的发射 极和第五三极管的发射极共接，第四三极管的集电极和第一微处理器的电源端 相连，第五三极管的集电极接地，第四三极管的基极与第五三极管的基极以及 第一微处理器的一个输出口共接，第四电阻另一端与第五电阻的一端、第一电 容的一端以及第一微处理器的一个输出口共接，第五电阻的另一端和第一电容 的另一端均接地，电压尖峰吸收电路中的第二二极管的阳极与电源通信总线的 正端相连，第二二极管的阴极与第一稳压二极管的阴极和第二电容的一端相连， 第一稳压二极管的阳极与第六电阻的一端相连，第二电容的另一端和第六电阻 的另一端共同接地，或者第二电容的另一端和第六电阻的另一端共同与直流带 电源的正端相连；
从机电路包括第二微处理器，第二稳压芯片，由第三场效应晶体管、第三二 极管和第四电容组成的电子开关逻辑电路，由第六三极管和第七三极管组成的 第三驱动电路，第二微处理器的一个输出口与第七电阻的一端、第八电阻的一 端以及第三电容的一端共接，第八电阻的另一端和第三电容的另一端均接地并 连接电源通信总线的负端，第七电阻的另一端与第三二极管的阳极和第三场效 应晶体管的漏极共接并连接电源通信总线的正端，第三二极管的阴极与第二稳 压芯片的输入端和第四电容的一端共接，第四电容另一端接地，第二稳压芯片 的输出端与第二微处理器的电源端相连，第三场效应晶体管的源极接地，第三 场效应晶体管的门极与第六三极管的发射极和第七三极管的发射极共接，第六 三极管的集电极与第二微处理器的电源端相连，第七三极管的集电极接地，第 六三极管的基极和第七三极管的基极相连并和第二微处理器的一个输出口共 接。
上述主机电路中的第二场效应晶体管可以用三极管替代，从机电路中的第三 场效应晶体管可以用三极管替代。
上述第一、第二微处理器可以采用各种型号的微处理器。第一，第二稳压芯 片可以根据不同的供电电压要求，采用相应型号的稳压芯片。
本发明的电源线斩波通信收发电路的工作原理:主机电路的第一微处理器通 过控制电子开关逻辑电路将数字信号调制成开关脉冲发送到电源线上，并用两 种不同宽度的低电平来表示数字信号的"0"和"1"，使电源线能够同时传送数 字信息，成为一条电源通信线；从机电路从电源通信线上接收主机电路发送的 脉冲信号；从机电路的第二微处理器可以控制其电子开关逻辑电路，在主机电
5路发送高电平时，叠加返回代表"0"或"1"信号的低电平；主机电路同时从 电源通信线上获得从机电路返回的信号，从而完成电源总线上的通信过程。
本发明的电源线斩波通信收发电路结构简单，在一对线上便可同时实现电源 供电和信号通信的功能。大量的节省了物理连线的长度，简化了逻辑连线的复 杂程度。在构成总线通信方式时，具有总线上可挂节点多，线上电压损耗小， 通信质量高的特点。并且，本发明的斩波通信方式具有提升总线电压的功能， 能够补偿远距离通讯所带来的通讯线电压损失。
图l是主机电路构成示意图2是从机电路构成示意图3是主机电路中电压尖峰吸收电路的另一种连接方式示意图。
具体实施例方式
本发明的电源线斩波通信收发电路包括主机电路和从机电路两个部分； 主机电路参照图1，包括第一微处理器U2，直流电源DC，第一稳压芯片 Ul，由第一电阻R1、第一场效应晶体管M1、第一二极管D1、第一电感L1、 第二场效应晶体管M2组成的电子开关逻辑电路，由第一三极管Sl、第二三极 管S2、第三三极管S3、第二电阻R2和第三电阻R3构成的第一驱动电路1，由 第四三极管S4和第五三极管S5构成的第二驱动电路2，由第二二极管D2、第 一稳压管D3、第六电阻R6和第二电容C2组成的电压尖峰吸收电路，第二三极 管S2的基极和第三三极管S3的基极分别与第一微处理器U2的两个输出口 1/02 和I/01相连，第二三极管S2的发射极和第三三极管S3的发射极均接地，第二 三极管S2的集电极通过第二电阻R2与第一场效应晶体管Ml的门极和第一三 极管Sl的集电极共连，第一三极管Sl的基极通过第三电阻R3与第三三极管 S3的集电极相连，第一三极管Sl的发射极与直流电源DC的正端、第一电阻 Rl的一端和第一稳压芯片U1的输入端共接，第一稳压芯片Ul的输出端与第一 微处理器U2的电源端VCC相连，第一场效应晶体管Ml的源极通过第一电阻 Rl与直流电源DC的正端相连，第一场效应晶体管M1的漏极与第一二极管D1 的阴极和第一电感Ll的一端共接，第一二极管Dl的阳极接地，第一电感Ll 的另一端与第二场效应晶体管M2的漏极、电源通信总线的正端以及第四电阻 R4的一端共接，第二场效应晶体管M2的源极接地，并和电源通信总线的负端 相连，第二场效应晶体管M2的门极与第四三极管S4的发射极和第五三极管S5 的发射极共接，第四三极管S4的集电极和第一微处理器U2的电源端VCC相连，第五三极管S5的集电极接地，第四三极管S4的基极与第五三极管S5的基极以 及第一微处理器U2的一个输出口 1/03共接，第四电阻R4另一端与第五电阻 R5的一端、第一电容Cl的一端以及第一微处理器U2的一个输出口 1/04共接， 第五电阻R5的另一端和第一电容C1的另一端均接地，电压尖峰吸收电路中的 第二二极管D2的阳极与电源通信总线的正端相连，第二二极管D2的阴极与第 一稳压二极管D3的阴极和第二电容C2的一端相连，第一稳压二极管D3的阳 极与第六电阻R6的一端相连，第二电容C2的另一端和第六电阻的另一端共同 接地，或者也可如图3所示，第二电容C2的另一端和第六电阻的另一端共同与 直流带电源DC的正端相连。
从机电路参照图2，包括第二微处理器U4，第二稳压芯片U3，由第三场效 应晶体管M3、第三二极管D4和第四电容C4组成的电子开关逻辑电路，由第 六三极管S6和第七三极管S7组成的第三驱动电路3,第二微处理器U4的一个 输出口 1/01与第七电阻R7的一端、第八电阻R8的一端以及第三电容C3的一 端共接，第八电阻R8的另一端和第三电容C3的另一端均接地并连接电源通信 总线的负端，第七电阻R7的另一端与第三二极管D4的阳极和第三场效应晶体 管M3的漏极共接并连接电源通信总线的正端，第三二极管D4的阴极与第二稳 压芯片U3的输入端和第四电容C4的一端共接，第四电容C4另一端接地，第 二稳压芯片U3的输出端与第二微处理器U4的电源端VCC相连，第三场效应 晶体管M3的源极接地，第三场效应晶体管M3的门极与第六三极管S6的发射 极和第七三极管S7的发射极共接，第六三极管S6的集电极与第二微处理器U4 的电源端VCC相连，第七三极管S7的集电极接地，第六三极管S6的基极和第 七三极管S7的基极相连并和第二微处理器U4的一个输出口 1/02共接。
主机电路中的第二场效应晶体管M2也可以用三极管替代，从机电路中的第 三场效应晶体管M3也可以用三极管替代。
主机电路中的电子开关逻辑电路由第一微处理器U2的输入输出I/O 口控 制，将数字信号调制成开关脉冲发送到电源通信总线上，在电源通信总线上以 两种不同宽度的低电平分别表示"0"和"1"信号；从机电路中的电子开关逻 辑电路由第二微处理器U4的输入输出I/O 口控制，在主机电路发送高电平时， 叠加返回代表"0"或"1"信号的低电平；主机电路和从机电路都可以通过信 号接收电路接收到来自电源通信总线上的电压脉冲信号，从而完成电源总线上 的通信过程。
权利要求
1.一种电源线斩波通信收发电路，其特征是包括主机电路和从机电路两个部分；主机电路包括第一微处理器(U2)，直流电源(DC)，第一稳压芯片(U1)，由第一电阻(R1)、第一场效应晶体管(M1)、第一二极管(D1)、第一电感(L1)、第二场效应晶体管(M2)组成的电子开关逻辑电路，由第一三极管(S1)、第二三极管(S2)、第三三极管(S3)、第二电阻(R2)和第三电阻(R3)构成的第一驱动电路(1)，由第四三极管(S4)和第五三极管(S5)构成的第二驱动电路(2)，由第二二极管(D2)、第一稳压管(D3)、第六电阻(R6)和第二电容(C2)组成的电压尖峰吸收电路，第二三极管(S2)的基极和第三三极管(S3)的基极分别与第一微处理器(U2)的两个输出口(I/O2)和(I/O1)相连，第二三极管(S2)的发射极和第三三极管(S3)的发射极均接地，第二三极管(S2)的集电极通过第二电阻(R2)与第一场效应晶体管(M1)的门极和第一三极管(S1)的集电极共连，第一三极管(S1)的基极通过第三电阻(R3)与第三三极管(S3)的集电极相连，第一三极管(S1)的发射极与直流电源(DC)的正端、第一电阻(R1)的一端和第一稳压芯片(U1)的输入端共接，第一稳压芯片(U1)的输出端与第一微处理器(U2)的电源端(VCC)相连，第一场效应晶体管(M1)的源极通过第一电阻(R1)与直流电源(DC)的正端相连，第一场效应晶体管(M1)的漏极与第一二极管(D1)的阴极和第一电感(L1)的一端共接，第一二极管(D1)的阳极接地，第一电感(L1)的另一端与第二场效应晶体管(M2)的漏极、电源通信总线的正端以及第四电阻(R4)的一端共接，第二场效应晶体管(M2)的源极接地，并和电源通信总线的负端相连，第二场效应晶体管(M2)的门极与第四三极管(S4)的发射极和第五三极管(S5)的发射极共接，第四三极管(S4)的集电极和第一微处理器(U2)的电源端(VCC)相连，第五三极管(S5)的集电极接地，第四三极管(S4)的基极与第五三极管(S5)的基极以及第一微处理器(U2)的一个输出口(I/O3)共接，第四电阻(R4)另一端与第五电阻(R5)的一端、第一电容(C1)的一端以及第一微处理器(U2)的一个输出口(I/O4)共接，第五电阻(R5)的另一端和第一电容(C1)的另一端均接地，电压尖峰吸收电路中的第二二极管(D2)的阳极与电源通信总线的正端相连，第二二极管(D2)的阴极与第一稳压二极管(D3)的阴极和第二电容(C2)的一端相连，第一稳压二极管(D3)的阳极与第六电阻(R6)的一端相连，第二电容(C2)的另一端和第六电阻的另一端共同接地，或者第二电容(C2)的另一端和第六电阻(R6)的另一端共同与直流带电源(DC)的正端相连；从机电路包括第二微处理器(U4)，第二稳压芯片(U3)，由第三场效应晶体管(M3)、第三二极管(D4)和第四电容(C4)组成的电子开关逻辑电路，由第六三极管(S6)和第七三极管(S7)组成的第三驱动电路(3)，第二微处理器(U4)的一个输出口(I/O1)与第七电阻(R7)的一端、第八电阻(R8)的一端以及第三电容(C3)的一端共接，第八电阻(R8)的另一端和第三电容(C3)的另一端均接地并连接电源通信总线的负端，第七电阻(R7)的另一端与第三二极管(D4)的阳极和第三场效应晶体管(M3)的漏极共接并连接电源通信总线的正端，第三二极管(D4)的阴极与第二稳压芯片(U3)的输入端和第四电容(C4)的一端共接，第四电容(C4)另一端接地，第二稳压芯片(U3)的输出端与第二微处理器(U4)的电源端(VCC)相连，第三场效应晶体管(M3)的源极接地，第三场效应晶体管(M3)的门极与第六三极管(S6)的发射极和第七三极管(S7)的发射极共接，第六三极管(S6)的集电极与第二微处理器(U4)的电源端(VCC)相连，第七三极管(S7)的集电极接地，第六三极管(S6)的基极和第七三极管(S7)的基极相连并和第二微处理器(U4)的一个输出口(I/O2)共接。
2.根据权利要求1所述的电源线斩波通信收发电路，主机电路中的第二场效 应晶体管(M2)用三极管替代，从机电路中的第三场效应晶体管(M3)用三极管替代。
全文摘要
本发明的电源线斩波通信收发电路包括主机电路和从机电路两个部分。主机电路将数字信号调制成开关脉冲发送到电源线上，并用两种不同宽度的低电平来表示数字信号的“0”和“1”，使电源线成为一条电源通信线；从机电路从电源通信线上接收主机电路发送的脉冲信号；从机电路在主机电路发送高电平时，叠加返回代表“0”或“1”信号的低电平，从而完成电源总线上的通信过程。本发明的电源线斩波通信收发电路结构简单，在一对线上同时实现电源供电和信号通信的功能。大量的节省了物理连线的长度，简化了逻辑连线的复杂程度，通信时总线上可挂节点多，线上电压损耗小，通信质量高，并具有提升总线电压的功能，能够补偿远距离通讯所带来的通讯线电压损失。
文档编号H04B3/54GK101594171SQ20091010021
公开日2009年12月2日 申请日期2009年6月25日 优先权日2009年6月25日
发明者何湘宁, 吴建德, 李楚杉 申请人:浙江大学